목록IT/컴퓨터구조 (32)

YZ ZONE

[ 컴퓨터구조 ]5.7 차세대 비휘발성 기억장치

차세대 비휘발성 기억장치 ▣ PRAM, FRAM, MRAM ▪ 비휘발성(nonvolatile) ▪ 플래시 메모리에 비하여 액세스 속도가 1000배 가량 높음 ▪ DRAM보다 느리지만, 집적도는 비슷하며, 전력 소모가 더 낮음 PRAM ▣ PRAM(Phase-change RAM) ▪ 상태(phase)가 변하는 특수 물질을 이용하여 제조한 RAM ▪ 물질: 게르마늄 안티몬 텔룰라이드(GST) ▪ 인가되는 전압의 높이에 따라 내부 구조가 변하여 저항이 낮은 고체 상태 혹 은 저항이 높은 액체 상태가 됨 ➢고체 상태: 결정 상태(polycrystalline phase) ➢액체 상태: 비정질 상태(amorphous phase) ▪ 기억 셀(memory cell): 두 개의 전극 사이에 특수 물질(GST)을 삽입 ..
IT/컴퓨터구조 2023. 2. 15. 15:38
[ 컴퓨터구조 ] 5.6.2 DDR SDRAM

기억장치 랭크(memory rank) ▣ 기억장치 랭크 ▪ 데이터 입출력 폭이 64비트가 되도록 구성한 기억장치 모듈 (다수의 기억장치 칩들로 구성) ▪ 기억장치 산업표준그룹(memory industry standard group)인 JEDEC에 의해 정의됨 x4 혹은 x8 조직의 칩들을 여러 개 사용하여 데이터 입출력 폭이 64비트가 되도록 함 [예] x4 조직의 SDRAM 사용➔16개를 병렬접속 x8 조직의 SDRAM 사용➔8개를 병렬접속 [예] x4 조직의 SDRAM 사용➔16개를 병렬접속 x8 조직의 SDRAM 사용➔8개를 병렬접속 ▪ 기억장치 모듈은 주 기판(main board)의 기억장치 슬롯(memory slot) 에 장착 ▪ 단면 모듈(single-side module): 기판의 한 면에만..
IT/컴퓨터구조 2023. 2. 15. 15:29
[ 컴퓨터구조 ] 5.6 DDR SDRAM

DDR SDRAM ▣ DDR SDRAM ▪ 기억장치의 액세스 속도는 CPU에 비하여 현저히 낮음 ▪동영상 처리, 음성/영상 압축과 같은 대규모 데이터 처리 응용 증가 ➔주기억장치 병목 현상 심화 ▪ 기억장치 액세스 및 데이터 전송률 향상 기술 개발 ➢SDRAM ➢DDR SDRAM SDRAM ▣ 동기식 DRAM(Synchronous DRAM: SDRAM) ▪ 액세스 동작들이 시스템 클록에 맞추어(동기화 되어) 수행되는 DRAM [예] 읽기 동작 1. CPU는 한 클록 주기 동안에 시스템 버스를 통하여 주소와 읽기 신호 를 기억장치로 보낸 후, 그 결과를 기다리지 않고 내부적으로 다른 연 산을 수행 2. SDRAM은 주소와 읽기 신호를 받은 즉시 읽기 동작을 시작하며, 그 동작이 완료되면 시스템 버스 사용권..
IT/컴퓨터구조 2023. 2. 15. 15:23
[ 컴퓨터구조 ] 5.5.3 캐시 기억장치 (계속)

큰 용량의 세트-연관 사상 캐시 조직의 예 ▣ 큰 용량의 세트-연관 사상 캐시 조직의 예 ▪ 주기억장치의 용량은 16M (224)바이트이다. 따라서 주기억장치의 주소는 24비트이고, 바이트 단위로 주소가 지정된다. ▪ 주기억장치는 4-바이트 크기의 블록들 4M (222)개로 구성되어 있다. 그리 고 단어의 길이는 한 바이트이다. ▪ 캐시의 용량은 64K (216)바이트이다. ▪ 주기억장치의 블록 크기가 4바이트이므로, 캐시 라인의 크기도 4바이트가 되며, 결과적으로 라인 수 m = 16K (214 )개가 된다. ▪ 2-way 세트-연관 사상 조직으로 가정한다. 따라서 세트의 수 v = 8K (213 ) 개 이다. ▣ 기억장치 주소 형식 ▣ 각 세트가 공유하는 주기억장치 블록들 64KByte 크기의 2-w..
IT/컴퓨터구조 2023. 2. 8. 02:53
[ 컴퓨터구조 ] 5.5.2 캐시 기억장치 (계속)

완전-연관 사상 ▣ 완전-연관 사상 ▪ 주기억장치 블록이 캐시의 어떤 라인으로든 적재 가능 ▪ 태그 필드 = 주기억장치 블록 번호 ▪ 기억장치 주소 형식 ▪ 직접 사상 캐시의 예에 완전-연관 사상 방식을 적용하면, 완전-연관 사상 캐시의 조직 완전-연관 사상 캐시의 장단점 [장점] ▪새로운 블록이 캐시로 적재될 때 라인의 선택이 매우 자유 롭다 ▪지역성이 높다면, 적중률이 매우 높아진다 [단점] ▪캐시 라인들의 태그들을 병렬로 검사하기 위하여 가격이 높은 연관 기억장치(associative memory) 및 복잡한 주변 회로가 필요 [예제 5-3] 완전-연관 사상 캐시에서의 적중 검사 예 (1) 1011000 (2) 0010110 (3) 0000001 (4) 0111111 (1) 캐시 적중 : 현재 3번..
IT/컴퓨터구조 2023. 2. 8. 02:45
[ 컴퓨터구조 ] 5.5 캐시 기억장치

캐시 기억장치 ▣ 캐시 기억장치 사용 목적 ▪ CPU와 주기억장치의 속도 차이로 인한 CPU 대기 시간을 최소화 시키 기 위하여 CPU와 주기억장치 사이에 설치하는 고속 반도체 기억장치 ▣ 특징 ▪ 주기억장치(DRAM)보다 액세스 속도가 더 높은 칩(SRAM) 사용 ▪ 가격 및 제한된 공간 때문에 용량이 적다 ▣ 캐시 적중(cache hit) ▪ CPU가 원하는 데이터가 캐시에 있는 상태 ▣ 캐시 미스(cache miss) ▪ CPU가 원하는 데이터가 캐시에 없는 상태 ▪ 이 경우에는 주기억장치로부터 데이터를 읽어옴 ▣ 적중률(hit ratio) ▪ 캐시에 적중되는 정도(H) ▣ 캐시의 미스율(miss ratio) = (1 - H) ▣ 평균 기억장치 액세스 시간(Ta) : Ta = H × Tc + (1 ..
IT/컴퓨터구조 2023. 2. 8. 02:36
이전 Prev 1 2 3 4 ··· 6 Next 다음