YZ ZONE

[딥러닝] 1. 단층 퍼셉트론(SLP) _3. 선택 분류_ 3.5 소프트맥스 교차 엔트로피

러블리YZ — Fri, 4 Aug 2023 11:12:32 +0900

3.5 소프트맥스 교차 엔트로피

두 가지 확률 분포이 유사도 정량화

교차 엔트로피

두 개의 확률분포 유사도의 정량화 방법

한 확률 분포로 다른 확률 분포에서의 정보량을 가중평균

교차 엔트로피 계산에서의 확률 분포 배치

[딥러닝] 1. 단층 퍼셉트론(SLP) _3. 선택 분류_ 3.3 소프트맥스 함수

러블리YZ — Fri, 4 Aug 2023 11:08:21 +0900

3.3 소프트맥스 함수

선택 분류 위한 소프트맥스 함수의 활용

출력하고자 하는 항목이 7개라 퍼셉트론을 7개 배치.

이 각각의 퍼셉트론의 로짓값을 출력해 크기가 7인 로짓값 벡터가 생성됨. 그 뒤 softmax()를 거치면 확률값 벡터로 바뀜.

로짓값 벡터 ⇒ 확률벡터, 즉 확률 분포

- 언제 사용하나?

시각화: 신경망 추정 확률 분포를 눈으로 확인

소프트맥스 교차 엔트로피 편미분 함수 계산 과정

선택 결과를 결정하는 데는 이용할 필요 없음

- 로짓값 벡터

벡터 성분 전체에 대한 제약 조건 없음

벡터 성분들이 임의의 실수 값을 가질 수 있음

- 확률 벡터

전체 벡터 성분의 합은 1이어야함

각 벡터 성분은 0이상 1 이하이어야 함

각 성분들은 로짓값 성분의 지수 함수 값에 비례

소프트맥스 함수 일반식

소프트맥스 함수의 안전한 계산법

[딥러닝] 1. 단층 퍼셉트론(SLP) _3. 선택 분류_ 3.2 선택 분류 문제의 신경망 처리

러블리YZ — Fri, 4 Aug 2023 10:54:48 +0900

3.2 선택 분류 문제의 신경망 처리

선택 분류 문제

- 몇 가지 후보 가운데 하나를 골라 답하는 문제

불량 유형을 가려내야 한다면 선택 분류 문제

철판의 불량 여부 판정: 이진 판단 문제 0 or 1

- 객관식 시험 문제

- 각종 의사 결정

- 언어행위: 알파벳 혹은 음소의 선택 및 나열

각각의 알파벳이나 음소 선택의 선택 분류 문제

선택 분류를 위한 신경망 구성

- 후보 항목 수만큼의 퍼셉트론 배치

각 후보 항목과 일대일 대응 관계

- 퍼셉트론 출력: 로짓 추정값

로짓값: 로그 척도의 상대적 추천 강도

후보 항목 번호를 직접 추정하거나 각 후보 항목의 확률값을 곧바로 계산하기는 출력 범위 제한도 어렵고 미분 처리가 어려워 학습 방법도 마땅치 않음

- 전체적으로 이진 판단과 유사하지만 모든 후보 항목에 대한 로짓값 추정 즉, 거짓에 대한 0추정 같은 암묵적 요소 없음

신경망 출력의 후처리

- 출력: 각 후보 항목들에 대한 로짓값 벡터

각각의 값 자체보다는 값들의 차이가 중요

가장 큰 값을 갖는 성분 위치가 선택 항목에 해당

- 출력 후처리 함수

- 소프트맥스 함수

로짓값 벡터를 확률 분포로 변환

선택 결과 결정에는 불필요: 최대치 조사만으로 충분

- 소프트맥스 교차 엔트로피 함수

신경망 추정 확률 분포 VS 정답 확률 분포

학습 정도를 보여주는 손실 함수 역할

- 소프트맥스 교차 엔트로피 편미분 함수

학습 수행을 위한 손실 기울기 계산

분류를 한다는 것은 퍼셉트론을 거치게 되면 로짓값이 나오는데 그것을 소프트 맥스를 통해 확률분포로 변환을 해서 사용함.

확률분포로 나온것을 교차엔트로피로 계산가능하고 그것을 손실함수로 설정한 다음 기울기를 계산해 갱신해서 학습해 나가면됨.

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 2. 이진판단_ 2.11 확장하기: 균형 잡힌 데이터셋과 착시 없는 평가방법

러블리YZ — Tue, 1 Aug 2023 23:16:40 +0900

2.11 확장하기: 균형 잡힌 데이터셋과 착시 없는 평가방법

균형 잡힌 데이터 셋

- 취지:별과 펄서를 비슷한 수로 만들어 펄서 학습 기회를 늘리자

*별 데이터를 일부 버려 개수를 펄서에 맞추는 것은 가장 나쁜 대책

- 펄서 데이터를 중복 사용하여 별과 같은 개수로 하자

*2.11.3에서 확장처리

학습 데이터셋과 평가 데이터셋에 같은 내용 배정되는 문제 발생

과적합의 원인이 되고 있음

*약간의 잡음을 추가하는 것도 좋은 방법

착시 없는 평가 방법

-높은 정확도: 균형 잡히지 않은 데이터셋에서는 쉽게 도달 가능

*모든 문제에 펄서가 아니라고 답하면 90% 넘는 정확도 달성 가능

*정확도만으로는 온전한 성능 평가 곤란

- 확장된 평가 척도

*정밀도: 신경망이 참으로 추정한 것 중 실제로 답이 참인 것의 비율

*재현율: 실제로 답이 참인 것 중 신경망이 참으로 추정한 것의 비율

*F-1 값: 정밀도와 재현율의 조화 평균

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 2. 이진판단_2.7 시그모이드 교차 엔트로피와 편미분

러블리YZ — Tue, 1 Aug 2023 23:08:42 +0900

2.7 시그모이드 교차 엔트로피와 편미분

이진분류를 하고자 할 때 어떤 문제가 있었고 확률을 출력하는 형태로 접근을 하고자 하는데 범위를 제한해 로짓 형태로 접근해 시그모이드를 사용하겠다.

결국 입력에 대해서 시그모이드를 계산하니 출력이 확률값으로 나오더라.

확률분포를 잘 이용해 줄여나가야하는데 엔트로피 개념을 가지고와서 두 가지의 확률분포에 엔트로피가 차이가 나는 크로스 엔트로피를 계산하겠다.

시그모이드를 거쳐서 나온 출력으로 유사도를 교차 엔트로피를 계산해야한다.

시그모이드 교차 엔트로피

시그모이드 교차 엔트로피 편미분

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 2. 이진판단_2.6 딥러닝 학습에서의 교차 엔트로피

러블리YZ — Tue, 1 Aug 2023 22:58:41 +0900

이진 판단에서 신경망 학습의 원리

학습 중인 딥러닝 모델의 추정 확률 분포 P로 설정 이 모델이 흉내내야 할 미지의 확률 분포를 Q로 설정

입력값을 구조에 넣어서 출력이 나오고 교차 엔트로피로 두 개의 확률 분포를 측정을 하고 w를 수정해 차이를 줄이는것

P와 Q의 교차 엔트로피 값을 계산 혹은 추정하여 교차 엔트로피값이 작아지는 쪽으로 Q를 꾸준히 수정해 확률 분포 Q를 확률 분포 P에 가깝게 접근시킨다.

실제 학습의 어려움 -1

확률 분포 Q를 알지 못하는 상태목표점에 도달하지 않은 상태 임으로 실제 확률분표 Q가 존재하지 않음 따라서 P와 Q의 교차 엔트로피 값을 계산할 수 없다.
확률 분포 Q는 딥러닝 모델이 학습 통해 찾아야 할 목표점
데이터셋 데이터는 존재 가능한 실세계 데이터의 샘플((일부분)
데이터셋 데이터의 확률 분포 Q를 구해낸다 해도 이는 전체 데이터의 확률 분포를 보여주는 정보가 아니다.

실제 학습의 어려움 -2

데이터셋 출력은 고정된 확률 분포를 갖지 않음도달해야 할 목표가 그때그때 달라진다
문제 풀이는 문제 내용 따라 달라져야 하므로 실은 당연
입력에 따라 그때그때 (출력이) 달라지는 조건부를 확률 분포

학습의 어려움에 대한 해결 방안

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 2. 이진판단_ 2.5 확률 분포의 추정과 교차 엔트로피

러블리YZ — Tue, 1 Aug 2023 22:53:56 +0900

앞에서 회귀 분석을 할때는 추정한 값과의 차이(실수 차)를 구하면 됬었다.

이진판단시 결국 출력이 확률로 나오기 때문에 확률 분포의 차이를 알고싶은것이다. → 교차 엔트로피로 정량화 해 하나의 숫자로 표현하겠다.

학습: 신경망에 데이터를 주어서 정답을 맞출때 까지 weight를 조정하는 과정

두 가지 확률 분포의 유사도 정량화

교차 엔트로피로 두 확률 분포의 유사도를 하나의 숫자로 나타내겠다.

교차 엔트로피는 딥러닝을 확용한 분류를 할때 손실함수로서 많이 사용됨.

교차 엔트로피 계산에서의 확률 분포 배치

교차엔트로피를 이용한 한일전 승률 추정 비교

이진 판단 경우에 적절한 예는 아님

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 2. 이진판단_ 2.4 확률 분포와 정보 엔트로피

러블리YZ — Tue, 1 Aug 2023 22:46:51 +0900

2.4 확률 분포와 정보 엔트로피

앞에서 출력 값을 0-1사이 정해진 범위 내에서 비율만큼 확률이 반영이 되도록 시그모이드 함수를 도입해 출력이 되도록 했다. 정답과 출력의 차이를 계산을 해 차이가 줄어들도록 w를 수정해 나가야하는데 출력된 확률과 정답 데이터의 주어진 확률의 차이를 측정해 그 차이를 줄여나가는것이 목표다.

엔트로피로 확률의 분포를 알아보고 차이를 확인 할 것이다.

엔트로피는 두 확률 분포의 차이를 판별하기 위해 사용하는 개념이다.

엔트로피

물리학: 분자들이 무질서도 혹은 에너지의 분산 정도
[참고]열역한 제2법칙: 엔트로피 증가 법칙
확률 분포의 무질서도나 불확실성 엔트로피 형태로 나타낼 수 있다.
정보 엔트로피 = 정보량의 가중평균

정보 엔트로피

정보량의 의미

[관련예제] 허프만 코드를 이용한 염기 서열 정보의 압축

출현 빈도를 확률분포로 간주
정보량에 근사한 값으로 코드를 배정
확률 빈도를 이용해 정보(비트)를 줄임

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 2.이진판단_ 2.3 시그모이드 함수

러블리YZ — Tue, 1 Aug 2023 22:39:57 +0900

[접근1] 신경망 출력을 이진값으로

퍼셉트론 구조상 0과 1 두 가지 값만 내도록 제한 곤란
미분곤란: 역전파 학습 거의 불가능

[접근2] 신경망 출력을 ‘참’일 확률값으로

퍼셉트론 구조상 [0.0, 1.0] 구간 내 값만 내도록 제한 곤란

[접근3] 신경망 출력을 ‘참’일 가능성의 로짓값으로

로짓값: 상대적 가능성 정도를 로그 척도로 표현한 값
간단한 변환 함수를 추가해 확률 값으로 변환가능
값의 범위에 제한이 없어서 퍼셉트론 출력 형태로 적합
미분 처리가 용이해 역전파 학습에 적당

딥러닝에서는 이진판단 처리에 [접근3]이용

뒤에 소개될 시그모이드 함수를 퍼셉트론 안에 삽입하면 [접근2]도 가능

퍼셉트론 구조상 이진 판단 즉 0과 1을 두가지 값만 내도록하는 것은 미분이 곤란하며 역전파 학습이 거의 불가능해집니다.

이를 위해 신경망 출력을상대적 가능성(확률)을 로그 척도로 표현한 값인 로짓값을 이용하여 처리해야합니다.

이러한 로짓값을 만들기 위해 시그모이드 함수를 이용해도 되며 시그모이드 함수는 다음과 같습니다.

시그모이드 함수

입력: 참일 가능성의 로짓값(적당한 상수가 더해진 로그 값). 거짓 가능성의 로짓값을 0으로 간주

출력: 결과가 참일 확률의 추정값. 0과 1사이의 실숫값

0에서 1사이의 값으로 나오면서 확률(1일 확률이 얼마정도되느냐)을 로짓값으로 표현하면 좋겠다라는 관점에서 만든 함수이다.

이 시그모이드 함수를 활성화 함수activation function로 활용한다.

로짓값

적당한 상수가 더해진 로그 값
범위에 제한 없는 임의의 실숫값
다수 후보의 상대적 가능성을 로그 값으로 표시

로짓값 활용 예

별의 밝기: 1등급마다 밝기 2.5배 증가
지진의 진도: 0.2마다 에너지 2배, 1.0차이는 32배

월드컵 우승 가능성 로짓값: 브라질5, 한국2, 피나마1이라면

한국 우승 가능성: 피나마 우승 가능성의 e^2-1 = 2.7배
브라질 우승 가능성: 한국 우승 가능성의 e^5-2 = 20.1배

시그모이드 함수의 정의

핵심!! 로짓값을 확률로 변환 가능하다.

시그모이드 함수의 그래프

입력 범위와 제한 없음
출력은 0과 1사이(제한)
참 추정 판정: x≥0 또는 y≥0.5
학습이 성공적으로 진행됨에 따라 출력은 대개 0 또는 1로 수렴

시그모이드 함수의 편미분

분수식의 미분 규칙 적용 후 변형해 도출 가능
시그모이드 함수의 입력보다 출력을 이용해 쉽게 계산 가능
쓸모는 없다
딥러닝에서 편미분은 손실기울기를 계산을 위해 필요
시그모이드 함수의 계산 결과는 손실함수가 아님
따라서 딥러닝 모델에서 실제로 이 편미분 수식은 이용되지 않음

이진판단으로 출력이 어려워 확률을 로짓형태로 만들어 출력하면 상대적인 가능성을 확률로 계산 가능한 이점이 있다.

0-1로 범위를 제한하려하니 마지막에 퍼셉트론에 있는 구조에서 추가로 시그모이드(로짓값을 사용한)를 붙여 출력을 함.

이 구조로 만들면 입력에 대해 출력이 가지는 확률을 0-1사이로 제한을 해 비율로 표시가 가능하니 미분도 가능함으로 시그모이드를 사용하겠다.

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 1. 회귀분석_ 1.9 빈선형 정보와 원-핫 벡터 표현

러블리YZ — Fri, 28 Jul 2023 15:44:23 +0900

전복의 성별

데이터셋 정보: I(infant, 유충),M(male, 수컷),F(female, 암컷)
문자 아스키코드, 선형코드(0,1,2)등의 표현

데이터 내용에 없는 선형적 특성이 나타남

신경망은 불필요한 선형성 분석에 노력 낭비

원-핫 벡터 표현

유충, 수컷, 암컷을 각각(1,0,0),(0,1,0),(0,0,1)로 표현
벡터 크기 늘어나지만 불필요한 선형성 없어 학습에 유리

(모델)파라미터 VS 하이퍼 파라미터

(모델) 파라미터는 학습을 하는동안 계속 바뀌는 변수 값이자 예측 값 즉 weight이고
하이퍼 파라미터는 학습도중에 바꿀 수 없는 학습 전에 설정해야하는 모델 구조나 학습 과정에 영향을 미치는 각종 상숫값입니다.

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 1. 회귀분석_ 1.8 하이퍼파라미터

러블리YZ — Fri, 28 Jul 2023 15:42:14 +0900

하이퍼파라미터

모델 구조나 학습 과정에 영향을 미치는 각종 상숫값
(학습률, 학습횟수, 미니배치 크기…)
딥러닝 알고리즘 실행 동안은 값이 변하지 않는 상수
개발자가 미리 지정해주어야 하는 값

하이퍼파라미터의 중요성

마음에 드는 학습 결과를 얻기까지
다양한 값으로 바꾸어가며 실험할 필요
파라미터는 학습으로 적당한 값을 얻을 수 있지만 하이퍼파라미터는 개발자가 미리 정해주어야 한다. 그래서 더 많은 경험과 이해가 필요하다.

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 1. 회귀분석_ 1.7 편미분과 손실기울기 계산

러블리YZ — Fri, 28 Jul 2023 15:40:19 +0900

순전파 처리의 역순으로 진행되는 역전파 처리

lost값을 계산하는 과정이 순전파.

lost의 기울기를 계산해서 수정해야하는 양을 측정하는 과정이 역전파.

손실기울기와 부분기울기

입력이 다수인 경우의 처리

즉, 각 입력 성분 별로 따로 처리하면 된다
파라미터에 해당하는 입력 성분의 경우 학습률을 이용해 값 수정

중복 활용되는 출력의 처리

즉, 출력의 손실기울기들을 합산한 후 처리하면 된다

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 1. 회귀분석_ 1.6 경사하강법과 역전파

러블리YZ — Fri, 28 Jul 2023 15:34:53 +0900

정답과 추정한 값의 차이를 줄여나가는 것이 학습의 과정인데 이것을 경사하강법으로 찾아나감.

경사하강법 gradient descent algorithm

w(weight)값을 조정해나가는 일종의 전략
딥러닝의 가장 기본적인 학습 알고리즘
함수의 기울기 계산해 함숫값이 작아지는 방향으로 이동 반복
미니배치 입력에 대해 순전파와 역전파를 번갈아 반복 수행

→ 입력 넣고 출력이 나왔을때 출력과 정답의 차이를 미분을 통해 기울기로 구해 얼만큼 하강시켜야 하는지 기울기를 계산해 w를 수정해 나감

→ 이 과정을 기울기가 작아질때까지 출력과 정답의 차이가 거의 나지 않을 때까지 반복

순전파: 입력 정보로부터 손실 함수 계산 과정

신경망 구조를 따라가면서 현재의 파라미터값 이용해 계산

역전파

정답과 출력한 추정(예측)값의 차이를 계산해 w에 반영
순전파 계산 과정의 역순으로 진행
손실 함숫값에 영향 미친 모든 성분에 대해 손실 기울기 계산
파라미터 성분의 경우 계산된 손실 기울기 이용해 값을 변경

이 변경이 바로 신경망 변화를 가져오는 학습의 핵심 과정

학습률 hyper parameter

: 차이의 기울기를 계산한 에 비례해 w를 수정할것인데 비율을 얼마만큼씩 반영 할 것이냐.

학습 속도를 조절하는 하이퍼 파라미터

하이퍼 파라미터: 모델 파라미터(w)와는 다름. 우리가 임의로 직접 정해줘야 하는 것. 학습률, 노드의 개수, 히든레이어 수 등

파라미터값 = 파라미터값 - 학습률 x 손실기울기

출발점에서 바닥의 목표지점을 찾아가기

그래프 전체를 볼 수 없는 상황 전제
경사가 심할수록 바닥이 멀리 있으니 빨리 내려가도 된다

→경사가 완만하면 목표 지점 지나치지 않도록 천천히 이동

즉 초반에 정답과 추정값의 차이가 많이나 경사가 심하면 빠르게 이동을 해야하기 때문에 학습률을 높여 많이 반영하고 목표 지점으로 가까워질수록 경사가 완만해지고 세밀하게 이동해야 하기에 학습률을 적게 조정한다.

경사가 오르막이라면 후진

→경사가 내리막이면 전진

그래프의 경사는 미분값에 해당

경사에 비례하는 값을 x에서 빼주면 모든 처리 가능

편미분 Partial

경사하강법에서는 전미분 대신 편미분 사용
전미분: 다른 변수 통한 간접 효과까지 모두 고려하는 미분법
편미분: 관심 변수 외의 변수를 모두 상수 취급하는 간단한 미분법
편미분은 전미분에 비해 훨씬 쉽게 계산할 수 있다.
상수 취급되는 다른 변수도 값은 편미분 방식으로 처리해 총합

전체적으로 전미분에 준하는 효과를 기대할 수 있다.

우리는 경사하강법을 하기 위해서 기울기를 측정하는데 편미분을 한다.

경사하강법과 등산로

손실함숫값 최소화: 등산로에서 바닥점 찾아가기로 비유 가능
손실 함숫값을 결정하는 성분은 신경망 안의 수많은 파라미터들
가능한 파라미터 값의 조합: R^n 다차원 공간

전체 경우를 계산해 최소값 찾는 것은 현실적으로 불가능

수학적으로 풀어내 최소값 찾는 것도 현실적으로 불가능

현재 위치에서 기울기 따져가며 한 걸음씩 하강 불가피

경사하강법이 찾아내는 경로

등산객의 안전한 하산경로보다 물이 흘러가는 경로와 비슷

지역적 바닥점 문제

경사하강법으로 바닥 지점에 도달할 수 있다는 보장은 없다.
현재위치 주변 지형에 따라 지역적 바닥점에 도달할 가능성 상존
지역적 바닥점 문제에 대한 근본적인 해결책은 아직 없다.

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 1. 회귀분석_1.5 회귀분석과 MSE 손실함수

러블리YZ — Fri, 28 Jul 2023 15:30:07 +0900

손실 함수 lost function

추정을 해서 나온 값과 정답의 차값을 알려줄 때 쓰는 계산식
항상 0 이상, 미분 가능하고(그래야 기울기를 구할 수 있음) 추정이 정확해질수록 작아지는 값

손실함수 값을 줄이는 것을 학습 목표로 삼게 됨

파라미터(w) 상태에 따라 값이 달라 함수라고 표현

비용함수. cost function라고도 부른다
회귀분석에서는 신경망 출력과 정답의 MSE가 이런 성질 보유

MSE:평균제곱오차 Mean Squared Error

신경망 출력, 즉 추정이 (t1, t2..tn)이고 데이터셋의 정답 정보가(y1,y2…yn)일 때

MSE = 오차의 제곱의 평균

추정이 정확해질수록 0에 수렴하며 정답과 일치할 때 0 (오차가 적을수록 정확한 추정)
계산이 간단하고 미분도 쉽다.

→ MSE를 회귀분석에서 손실함수로 사용하면 좋다.

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 1. 회귀분석_ 1.3 신경망의 세 가지 출력 유형과 회귀 분석

러블리YZ — Wed, 26 Jul 2023 13:46:19 +0900

1.3 신경망의 세 가지 출력 유형과 회귀 분석

문제들이 여러 종류가 있다.

회귀 분석 regression

어떤 값을 예측,추정하는 문제
하나의 특징값을 숫자로 추정
입력 정보로부터 미지의 값을 직접 추정

이진 판단

예/아니오 가운데 한 쪽을 선택
입력 정보로부터 ‘예’의 확률 추정해 후처리

선택 분류 classification

몇 가지 후보 항목 중 하나를 선택
입력 정보로부터 후보간 확률 분포 추정해 후처리

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 1. 회귀분석_ 1.2 텐서 연산과 미니배치의 활용

러블리YZ — Wed, 26 Jul 2023 13:42:17 +0900

데이터를 한 번에 여러개를 넣고 계산하겠다. → 행렬로 구성

텐서를 통해 연산을 하다 보면 행렬 같은 것들을 병렬로 한 번에 처리할 수 있는 효율적인 구조가 된다. 그래서 입력을 여러개를 한 번에 넣어서 처리를 할 수 있다.

미니배치로 처리 속도 향상을 위해 여러 데이터를 한 번에 처리함.

텐서

다차원 숫자 배열 정도로 이해해도 무방
스칼라(값이 하나),벡터, 행렬: 각각 0차원, 1차원, 2차원 텐서..n차원 텐서

텐서 연산

파이썬의 numpy라이브러리 등이 효율적 지원
반복문 사용보다 파이썬 인터프리터의 텐서 연산이 훨씬 빠름
병렬 수치 연산 자원용 GPU사용시 속도 차이 더욱 커짐

미니배치

여러 데이터를 한꺼번에 처리
반복처리대신 텐서 연산 활용할 수 있어 처리 속도 향상
학습에서 특정 데이터 영향을 덜 받는 효과

에포크: 학습 데이터 전체를 한 차례 처리

미니배치 크기가 커질수록 각 에포크당 처리 횟수 감소

만약 데이터가 1000개고 미니배치가 10개면 1000/10 = 100 즉 100번을 미니배치를 돌리면 1에포크가 된다.

[딥러닝] 1. 단층 퍼셉트론(SLP) _ 1. 회귀분석_1.1 단층 퍼셉트론 신경망 구조

러블리YZ — Wed, 26 Jul 2023 13:38:10 +0900

1.1 단층 퍼셉트론 신경망 구조

단층퍼셉트론

가장 기본적인 신경망 구조
일련의 퍼셉트론을 한 줄로 배치
입력 벡터 하나로부터 출력 벡터 하나를 단번에 생성

입출력 패턴

입력벡터: x = (x1,x2,x3,x4)
출력벡터: y = (y1,y2,y3)
문제의 내용에 따라 크기가 결정됨

퍼셉트론 열

P1,P2,P3
출력 벡터 크기만큼의 퍼셉트론 배치

가중치 weight

입력 벡터와 퍼셉트론 사이의 완전 연결
[입력벡터크기, 퍼셉트론개수] 형태의 행렬

입력 값에 가중치의 값을 곱한 값들의 합이 출력 노드의 값으로 출력됨.

weight를 수정해 나가는 과정이 학습 과정.

어떤 입력 값을 주었을 때 웨이트 값에 따라서 출력이 결정되는 구조.

편향 bias

퍼셉트론 별로 가산되는 스칼라 값
[퍼셉트론 개수] 형태의 벡터

파라미터(모델 파라미터) = 가중치 W

하이퍼 파라미터와는 다른 개념

가중치 행렬과 편향 벡터
즉 변하는 값, 알아내야되는 값
퍼셉트론의 동작 특성을 결정하는 값이면서 학습 과정 중에 끊임없이 변경된다.
학습: 문제 풀이에 적합한 파라미터값(가중치)의 조합을 구하는 과정

계층 layer

퍼셉트론 열: 딥러닝에서 가장 기본적인 계층 형태
출력 계층: 최종적으로 출력을 생산하는 퍼셉트론 열
은닉 계층 hidden layer: 출력 계층에 앞서 입력을 미리 처리하는 계층(다층 퍼셉트론 신경망에 등장)
단층 퍼셉트론 신경망: 출력 계층만으로 구성되는 가장 간단한 신경망

입력계층: 데이터가 주어지는 것 임으로 독립적인 퍼셉트론 열이 아니다

이 책에서는 입력 계층의 실체를 인정하지 않기로 함.

출력층 하나로 보기 때문에 단층퍼셉트론이라함.

두 수의 합

러블리YZ — Tue, 9 May 2023 00:12:23 +0900

문제

정수 num1과 num2가 주어질 때, num1과 num2의 합을 return하도록 soltuion 함수를 완성해주세요.

제한사항

-50,000 ≤ num1 ≤ 50,000
-50,000 ≤ num2 ≤ 50,000

입출력 예

num1	num2	result2
2	3	5
100	2	102

입출력 예 설명

입출력 예 #1

num1이 2이고 num2가 3이므로 2 + 3 = 5를 return합니다.

입출력 예 #2

num1이 100이고 num2가 2이므로 100 + 2 = 102를 return합니다.

코드

def solution(num1, num2):
    answer = num1+num2
    return answer

몫 구하기

러블리YZ — Tue, 9 May 2023 00:09:26 +0900

문제

정수 num1, num2가 매개변수로 주어질 때, num1을 num2로 나눈 몫을 return 하도록 solution 함수를 완성해주세요.

제한사항

0 < num1 ≤ 100
0 < num2 ≤ 100

입출력 예

num1	num2	result2
10	5	2
7	2	3

입출력 예 설명

입출력 예 #1

num1이 10, num2가 5이므로 10을 5로 나눈 몫 2를 return 합니다.

입출력 예 #2

num1이 7, num2가 2이므로 7을 2로 나눈 몫 3을 return 합니다.

코드

def solution(num1, num2):
    answer = num1//num2
    return answer

두 수의 차

러블리YZ — Tue, 9 May 2023 00:02:58 +0900

문제

정수 num1과 num2가 주어질 때, num1에서 num2를 뺀 값을 return하도록 soltuion 함수를 완성해주세요.

제한사항

-50000 ≤ num1 ≤ 50000
-50000 ≤ num2 ≤ 50000

입출력 예

num1	num2	result2
2	3	-1
100	2	98

입출력 예 설명

입출력 예 #1

num1이 2이고 num2가 3이므로 2 - 3 = -1을 return합니다.

입출력 예 #2

num1이 100이고 num2가 2이므로 100 - 2 = 98을 return합니다.

코드

def solution(num1, num2):
    answer = num1-num2
    return answer

[ 자료구조 및 알고리즘 ] 5.연결 자료구조 -5. 다항식의 연결 자료 구조 표현

러블리YZ — Thu, 2 Mar 2023 17:12:58 +0900

다항식의 연결 자료구조 표현

단순 연결 리스트를 이용하여 다항식 표현

• 다항식의항:단순연결리스트의노드

노드구조

각항에대해서계수와지수를저장
계수를 저장하는 coef와 지수를 저장하는 expo의 두 개의 필드로 구성
링크필드:다음항을연결하는포인터로구성

• 노드에 대한 구조체 정의

typedef struct Node {
	float coef;
	int expo;
	struct Node *link;
};

다항식의 단순 연결 리스트 표현 예

다항식 연결 자료구조의 삽입 연산

다항식에 항을 추가하는 알고리즘

• 다항식 리스트 포인터 PL과 coef 필드 값을 저장한 변수 coef, expo 필드 값을 저장한 변수 expo, 리스트 PL의 마지막 노드의 위치를 지시하는 포인터 last를 매개변수로 사용

❶<< 공백 다항식에서의 항 삽입 연산 > >

• 초기상태

1. PL ← new;

• 포인터 new의 값을 리스트 포인터 PL에 저장하여, 노드 new가 리스트 PL의 첫 번째 노드가 되도록 연결

2. last ← new;

• 포인터 new의 값을 포인터 last에 저장하여, 포인터 last가 리스트 PL의 마지막 노드인 노드 new를 가리키도록 지정

❷<< 다항식에서의 항 삽입 연산 >>

• 초기상태

1. last.link ← new;

• 포인터 new의 값을 노드 last의 링크에 저장하여, 노드 new를 노드 last의 다음 노드로 연결

2. last ← new;

• 포인터 new의 값을 포인터 last에 저장하여, 노드 new를 리스트 PL의 마지막 노드로 지정

다항식 리스트 A에 appendTerm() 알고리즘을 사용하여 2x0항(상수항 2) 추가 예

다항식의 덧셈 연산

덧셈 A(x)+B(x)=C(x)를 단순 연결 리스트 자료구조를 사용하여 연산

• 다항식 A(x)와 B(x), C(x)의 항을 지시하기 위해서 세 개의 포인터를 사용

• 포인터 p : 다항식 A(x)에서 비교할 항을 지시
• 포인터 q : 다항식 B(x)에서 비교할 항을 지시
• 포인터 r : 덧셈연산 결과 만들어지는 다항식 C(x)의 항을 지시

p.expo < q.expo : 다항식 B(x) 항의 지수가 큰 경우

• 포인터 q가 가리키는 다항식 B(x)의 항을 C(x)의 항으로 복사

• q가 가리키는 항에 대한 처리가 끝났으므로 q를 다음 노드로 이동

p.expo = q.expo : 두 항의 지수가 같은 경우

• p.coef와 q.coef를 더하여 C(x)의 항, 즉 r.coef에 저장하고 지수가 같으므로 p.expo(또는 q.expo)를 r.expo에 저장
• 다음 항을 비교하기 위해 포인터 p와 q를 각각 다음 노드로 이동

p.expo>q.expo:다항식A(x)항의지수가큰경우

• 포인터p가가리키는다항식A(x)의항을C(x)의항으로복사

• p가가리키는항에대한처리가끝났으므로p를다음노드로이동

다항식의 덧셈 알고리즘

다항식의덧셈 예)

1. 4x^3항과 3x^4항에 대한 처리

• p.expo < q.expo이므로 지수가 큰 q 노드를 리스트 C에 복사

• 포인터q는다음노드로이동

2. 4x3항과 1x^3 항에 대한 처리

• p.expo = q.expo 이므로 두 노드의 coef 필드의 값을 더하고, expo 필드의 값을 복사한 노드(5x^3항)를 리스트 C에 추가

• 포인터p와q는다음노드로이동

3. 3x^2항과 2x^1 항에 대한 처리

• p.expo>q.expo이므로지수가큰p노드를리스트C에복사

• 포인터p는다음노드로이동

4. 5x^1항과 2x^1 항에 대한 처리

• p.expo = q.expo 이므로 두 노드의 coef 필드의 값을 더하고, expo 필드의 값을 복사한 노드(7x^1항)를 리스트 C에 추가

• 포인터p와q는다음노드로이동

5. B(x)의 남은 항에 대한 처리

• 포인터p가null이므로다항식A(x)의항에대한처리끝

• 처리할항이남아있는다항식B(x)의포인터q는null이될때까지모든노드를 복사하여 리스트 C에 추가

#include <stdio.h> 
#include <stdlib.h>

typedef struct ListNode{ //다항식 리스트의 노드 구조 정의 
	float coef;
	int expo;
	struct ListNode* link;
} ListNode;
typedef struct ListHead{ //다항식 리스트의 헤더 노드 구조 정의 
	ListNode* head;
} ListHead;
ListHead* createLinkedList(void) //공백 다항식 리스트 생성 연산 
{
	ListHead* L;
	L = (ListHead *)malloc(sizeof(ListHead)); 
    L->head = NULL;
	return L;
}

[ 자료구조 및 알고리즘 ] 5.연결 자료구조 -4. 이중 연결 리스트

러블리YZ — Thu, 2 Mar 2023 15:27:50 +0900

이중 연결 리스트(doubly linked list)

양쪽 방향으로 순회할 수 있도록 노드를 연결한 리스트

이중 연결 리스트의 노드 구조

• 두 개의 링크 필드와 한 개의 데이터 필드로 구성
• llink(left link) 필드 : 왼쪽노드와 연결하는 포인터
• rlink(right link) 필드 : 오른쪽 노드와 연결하는 포인터

• 노드 구조에 대한 구조체 정의

ypedef struct Dnode{
	struct Dnode *llink;
	char data[5];
	struct Dnode *rlink;
} ;

리스트 week=(월, 수, 금)의 이중 연결 리스트 구성

원형 이중 연결 리스트

• 이중 연결 리스트를 원형으로 구성

이중 연결 리스트에서의 삽입 연산

이중 연결 리스트에서의 삽입 연산 과정

❶ 삽입할 노드를 가져온다.
❷ 새 노드의 데이터 필드에 값을 저장한다.
❸ 새 노드의 왼쪽 노드(new.llink)의 오른쪽 링크(rlink)를 새 노드의 오른쪽 링크(rlink)에 저장한다.
❹ 그리고 왼쪽 노드의 오른쪽 링크(rlink)에 새 노드의 주소를 저장한다.
❺ 새 노드의 오른쪽 노드(new.rlink)의 왼쪽 링크(llink)를 새 노드의 왼쪽 링크(llink)에 저장한다.
❻ 그리고 오른쪽 노드의 왼쪽 링크(llink)에 새 노드의 주소를 저장한다.

이중 연결 리스트에서의 삽입 알고리즘

이중 연결 리스트 DL에서 포인터 pre가 가리키는 노드의 다음 노드로 노드 new를 삽입하는 과정

❶ new.rlink ← pre.rlink ;

• 노드 pre의 rlink를 노드 new의 rlink에 저장하여, 노드 pre의 오른쪽 노 드를 삽입할 노드 new의 오른쪽 노드로 연결

❷ pre.rlink ← new;

• 새 노드 new의 주소를 노드 pre의 rlink에 저장하여, 노드 new를 노드 pre의 오른쪽 노드로 연결

❸ new.llink ← pre;

• 포인터 pre의 값을 삽입할 노드 new의 llink에 저장하여, 노드 pre를 노 드 new의 왼쪽노드로 연결

❹ new.rlink.llink ← new;

• 포인터 new의 값을 노드 new의 오른쪽노드(new.rlink)의 llink에 저장하 여, 노드 new의 오른쪽노드의 왼쪽노드로 노드 new를 연결

양방향 기차 사람 나가기

이중 연결 리스트에서의 삭제 연산

이중 연결 리스트에서의 삭제 연산 과정

❶ 삭제할 노드의 오른쪽 노드의 주소(old.rlink)를 삭제할 노드의 왼쪽 노드(old.llink)의 오른쪽 링크(rlink)에 저장한다.

❷ 삭제할 노드의 왼쪽 노드의 주소(old.llink)를 삭제할 노드의 오른쪽 노드(old.rlink)의 왼쪽 링크(llink)에 저장한다.

❸ 삭제한 노드를 자유공간리스트에 반환한다.

이중 연결 리스트에서의 삭제 알고리즘

이중 연결 리스트 DL에서 포인터 old가 가리키는 노드를 삭제하는 과정

• 초기 상태

❶ old.llink.rlink ← old.rlink;

• 삭제할 노드 old의 오른쪽노드의 주소를 노드 old의 왼쪽노드의 rlink에 저장하여, 노드 old의 오른쪽노드를 노드 old의 왼쪽노드의 오른쪽노드 로 연결

❷ old.rlink.llink ← old.llink;

• 삭제할 노드 old의 왼쪽노드의 주소를 노드 old의 오른쪽노드의 llink에 저장하여, 노드 old의 왼쪽노드를 노드 old의 오른쪽노드의 왼쪽노드로 연결

❸ returnNode(old);
• 삭제된 노드 old는 자유공간리스트에 반환

[ 자료구조 및 알고리즘 ] 5.연결 자료구조 - 3. 원형 연결 리스트

러블리YZ — Thu, 2 Mar 2023 15:17:03 +0900

원형 연결 리스트(circular linked list)

단순 연결 리스트에서 마지막 노드가 리스트의 첫 번째 노드를 가리키게 하여 리스트의 구조를 원형으로 만든 연결 리스트

• 단순 연결 리스트의 마지막 노드의 링크 필드에 첫 번째 노드의 주소를 저장하여 구성

• 링크를 따라 계속 순회하면 이전 노드에 접근 가능

• 선형 기차놀이와 원형 기차놀이 비교

원형 연결 리스트의 삽입 연산

마지막 노드의 링크를 첫 번째 노드로 연결하는 부분만 제외하고는 단순 연결 리스트에서의 삽입 연산과 같은 연산

3가지 경우

• 첫 번째 노드로 삽입하는 경우

• 중간 노드로 삽입하는 경우

• 마지막 노드로 삽입하는 경우
− 중간 노드로 삽입하는 경우의 알고리즘 사용 가능

- 첫 번째 노드로 삽입하기

• 원형 연결 리스트 CL에 x 값을 갖는 노드 new를 삽입하는 알고리즘

❶<< 원형리스트가 공백 리스트인 경우 >>
• 삽입하는 노드new는 리스트의 첫 번째 노드이자 마지막 노드가 되어야 함

1. CL ← new;
• 포인터 CL이 노드 new를 가리키게 한다.

2. new.link ← new;
• 노드 new가 자기자신을 가리키게 함으로써 노드 new를 첫 번째 노드이자 마지막 노드가 되도록 지정한다.

❷<< 원형리스트가 공백 리스트가 아닌 경우 >>

1. temp ← CL;

• 리스트가 공백리스트가 아닌 경우에는 첫 번째 노드의 주소를 임시 순회 포인터 temp에 저장하여 노드 순회의 시작점을 지정한다.

2. while (temp.link ≠ CL) do temp ← temp.link;
• while 반복문을 수행하여 순회 포인터 temp를 링크를 따라 마지막 노드까지 이동

3. new.link ← temp.link;

•리스트의 마지막 노드의 링크 값을 노드 new의 링크에 저장하여, 노드 new가 노드 temp의 다음 노드를 가리키게 한다. 리스트 CL은 원형 연결 리스트이므로 마지막 노드의 다음 노드는 리스트의 첫 번째 노드가 된다.

4. temp.link ← new;

• 포인터 new의 값을 포인터 temp가 가리키고 있는 마지막 노드의 링크에 저장 하여, 리스트의 마지막 노드가 노드 new를 가리키게 한다.

5. CL ← new;
• 노드 new의 값을 리스트 포인터CL에 저장하여 노드 new가 리스트의 첫 번째 노드가 되도록 지정

알고리즘 5-8 실행 결과

- 중간 노드로 삽입하기

• 원형 연결 리스트 CL에 x 값을 갖는 노드 new를 포인터 pre가 가리키는 노드의 다음 노드로 삽입하는 알고리즘

❶<< 원형 연결 리스트 CL이 공백 리스트인 경우 >>
• [알고리즘 5-8]에서 공백 리스트에 첫번째 노드를 삽입하는 연산과 같음

❷<< 원형 연결 리스트 CL이 공백 리스트가 아닌 경우 >>

1. new.link ← pre.link;

노드 pre의 다음 노드로 new를 삽입하기 위해서, 먼저 노드 pre의 다음 노드(pre.link)를 new의 다음 노드(new.link)로 연결

2. pre.link ← new;

노드 new의 값(삽입할 노드의 주소)을 노드 pre의 링크에 저장하여, 노드 pre가 노드 new를 가리키도록 한다.

원형 연결 리스트의 삭제 연산

원형 연결 리스트 CL에서 포인터 pre가 가리키는 노드의 다음 노드를 삭제하고 삭제한 노드는 자유공간 리스트에 반환하는 연산

• 포인터 old는 삭제할 노드 지시

❶ old ← pre.link;

•노드 pre의 다음노드(pre.link)를 삭제할 노드 old로 지정

❷ pre.link ← old.link;
• old의 다음노드(old.link)를 노드 old의 이전노드 pre 노드와 서로 연결

❸<<삭제할노드old가원형연결리스트의첫번째노드인경우 >>

1. CL ← old.link;
• 첫 번째 노드를 삭제하는 경우에는 노드 old의 링크 값을 리스트 포인터 CL에 저장하여 두 번째 노드가 리스트의 첫 번째 노드가 되도록 조정

원형 연결 리스트의 단점

현재 지점의 이전 노드를 검색하기 위한 비용이 크다

[ 자료구조 및 알고리즘 ] 5.연결 자료구조 - 2. 단순 연결 리스트

러블리YZ — Fri, 24 Feb 2023 14:11:12 +0900

단순 연결 리스트(singly linked list)

: 노드가 하나의 링크 필드에 의해서 다음 노드와 연결되는 구조를 가진 연결 리스트

- 연결 리스트, 선형 연결 리스트(linear linked list), 단순 연결 선형 리스트(singly linked linear list)

단순 연결 리스트의 삽입

리스트 week2=(월, 금, 일)에서 원소 “월”과 “금”사이에 새 원소“수” 삽입하기

1. 삽입할 새 노드를 만들 공백노드를 메모리에서 가져와서 포인터변수 new가 가리키게 한다.

2. new의 데이터 필드에 “수”를 저장한다.

3. new의 앞 노드, 즉 “월”노드의 링크 필드 값을 new의 링크 필드에 저장한다.

4. new의 값(new가 가리키고 있는 새 노드의 주소)을 “월”노드의 링크 필드에 저장한다

단순 연결 리스트의 삭제

리스트 week2=(월, 수, 금, 일)에서 원소 “수” 삭제하기

1. 삭제할 원소의 앞 노드(선행자)를 찾는다.

2. 삭제할 원소 “수”의 링크 필드 값을 앞 노드의 링크 필드에 저장한다.

자유 공간 리스트(free space list)

사용하기 전의 메모리나 사용이 끝난 메모리를 관리의 용이성을 위해

노드로 구성하여 연결한 리스트

자유 공간 리스트에서의 노드 할당 알고리즘

자유 공간 리스트에서의 노드 할당 과정

• 자유공간 리스트 free에서 노드를 할당할 때는 항상 첫 번째 노드 할당

• 초기 상태

❶ new ← Free;

리스트 free의 첫 번째 노드의 주소(Free)를 포인터 new에 저장하여 포인터 new가 할당할 노드를 가리키게 한다.

❷ Free ← Free.link;
• 포인터 free에 리스트의 두 번째 노드의 주소(Free.link)를 저장

• 이제 자유공간 리스트 free의 첫 번째 노드는 리스트에서 의미적으로 분리된 상태이므로 포인터 new를 반환(return new;)해줌으로써
새 노드를 할당

자유 공간 리스트로의 노드 반환 알고리즘

자유 공간 리스트로의 노드 반환 과정

• 반환되는 노드는 자유공간 리스트 free의 첫 번째 노드로 다시 삽입

• 초기 상태

❶ old.link ← Free;

자유 공간리스트 free의 첫 번째 노드주소(Free)를 반환할 노드 포인터 old.link 에 저장하여 포인터 old의 노드가 리스트 free의 첫 번째 노드를 가리키게 한다.

❷ Free ← old;

포인터 old의 값 즉, 반환할 노드의 주소(old)를 포인터 free에 저장하 여 리스트 free의 첫 번째 노드로 지정

단순 연결 리스트의 삽입 알고리즘

3가지 경우 고려

1 첫번째노드로삽입하는경우

2 중간 노드로 삽입하는 경우
3 마지막 노드로 삽입하는 경우

첫 번째 노드로 삽입하기

❶ new ← getNode();
• 삽입할 노드를 자유 공간리스트에서 할당받는다.

❷ new.data ← x;
• 새노드의데이터필드에x를저장

new.link ← L;

• 삽입할 노드를 연결하기 위해서 리스트의 첫 번째 노드 주소(L)를 삽입 할 새 노드 new의 링크 필드(new.link)에 저장하여, 새 노드 new가 리 스트의 첫 번째 노드를 가리키게 한다.

❹L ← new;

• 리스트의 첫 번째 노드 주소를 저장하고 있는 포인터L에, 새 노드의 주소 new를 저장하여, 포인터 L이 새 노드를 첫 번째 노드로 가리키도록 지정

중간 노드로 삽입하기

• 리스트 L에서 포인터변수 pre가 가리키고 있는 노드의 다음에 데이터 필드 값이 x인 새 노드를 삽입하는 알고리즘

❶<< 리스트 L이 공백 리스트인 경우 >>

-a L ← new;
리스트 포인터 L에 새 노드 new의 주소를 저장하여, 새 노드 new가 리스트의 첫 번째 노드가 되도록 한다.

-b new.link ← null;

리스트의 마지막 노드인 new의 링크 필드에 null을 저장하여 마지막 노드임을 표시

❷<< 리스트 L이 공백 리스트가 아닌 경우 >>

-a new.link ← pre.link;
• 노드 pre의 링크 필드 값을 노드 new의 링크 필드에 저장하여, 새 노드 new가 노드 pre의 다음 노드를 가리키도록 한다.

-b pre.link ← new;
• 포인터 new의 값을 노드 pre의 링크 필드에 저장하여, 노드 pre가 새 노드 new를 다음 노드로 가리키도록 한다.

마지막 노드로 삽입하기

• 새 노드 new를 마지막 노드로 삽입하는 알고리즘

❶<< 리스트 L이 공백 리스트인 경우 >>
• [알고리즘 5-4]에서 공백리스트에 노드를 삽입하는 연산과 같은 연산

• 삽입하는 새 노드 new는 리스트 L의 첫 번째 노드이자 마지막 노드

❷<< 리스트 L이 공백 리스트가 아닌 경우 >>

-a temp ← L;

현재 리스트 L의 마지막 노드를 찾기 위해서 노드를 순회할 임시포인터 temp에 리스트의 첫 번째 노드의 주소(L)를 지정

-b while (temp.link ≠ null) do temp ← temp.link;

• while 반복문을 수행하여 순회포인터 temp가 노드의 링크 필드를 따라 이동하 면서 링크 필드가 null인 마지막 노드 찾기 수행

-c temp.link ← new;

순회포인터 temp가 가리키는 노드 즉, 리스트의 마지막 노드의 링크 필드(temp.link)에 삽입할 새 노드 new의 주소를 저장하여, 리스트의 마지막 노드가 새 노드 new를 연결

단순 연결 리스트의 삭제 알고리즘

리스트 L에서 포인터 pre가 가리키는 노드의 다음 노드를 삭제하는 알고리즘
• 포인터old:삭제할노드

❷<< 리스트 L이 공백 리스트가 아닌 경우 >>

-a old ← pre.link;

노드 pre의 다음노드의 주소(pre.link)를 포인터 old에 저장하여, 포인터 old가 다음 노드를 가리키게 한다.

-b if (old = null) then return;
• 만약 노드 pre가 리스트의 마지막 노드였다면 :

포인터 pre가 가리키는 노드가 마지막 노드인 경우에, 2-a old ← pre.link; 를 수행한 상태 :

⇒ pre.link의 값은 null이므로 포인터 old의 값은 null이 된다. 결국 노드 pre 다음에 삭제할 노드가 없다는 의미이므로 삭제연산을 수행하지 못 하고 반환(return).

-c pre.link ← old.link;

삭제할 노드 old의 다음 노드(old.link)를 노드 pre의 다음 노드(pre.link)로 연결

-d returnNode(old);
삭제한 노드 old를 자유 공간리스트에 반환

단순 연결 리스트의 노드 탐색 알고리즘

리스트의 노드를 처음부터 하나씩 순회하면서 노드의 데이터 필드의 값과 x를 비교하여 일치하는 노드를 찾는 연산

단순 연결 리스트의 단점

현재 탐색지점 이전 노드의 검색이 어려움

[ 자료구조 및 알고리즘 ] 5.연결 자료구조 - 1.연결 자료구조

러블리YZ — Fri, 24 Feb 2023 13:44:39 +0900

순차 자료구조

장점

• 논리적인 순서와 물리적인 순서가 동일 ⇒ 원소의 위치를 찾아 접근하기 쉬움

문제점
• 삽입연산이나 삭제연산 후에 연속적인 물리 주소를 유지하기 위해서 원소들을 이동시키는 추가적인 작업과 시간 소요
− 원소들의 이동 작업으로 인한 오버헤드 발생
− 원소의 개수가 많고 삽입・삭제 연산이 많이 발생하는 경우에 성능상의 문제 발생

통상 배열을 이용하여 구현
• 배열이 갖고 있는 메모리 사용의 비효율성 문제를 그대로 가짐

⇒ 연산 시간에 대한 문제와 저장 공간에 대한 문제를 개선한 자료 표현 방법 필요

순차자료구조의 장점은 논리적 순서와 물리적 순서가 동일하다보니 논리적인순서,시작위치,데이터원소의 크기만 알면 특정 논리적 원소의 순서값을 가지고 물리적인 위치값을 계산해서 다이렉트로 접근하기가 쉽다. 단점: 중간에 삽인 삭제할때 논리적 순서와 물리적 순서를 동일 하게 유지를 하기 위해서 추가적으로 해당 위치 이후로 추가로 이동시켜주는 작업과 시간이 소요 즉 추가 비용이 발생함.

연결 자료구조(Linked Data Structure)

자료의 논리적인 순서와 물리적인 순서가 일치하지 않는 자료구조

• 각 원소에 저장되어 있는 다음 원소의 주소에 의해 순서가 연결되는 방식

− 물리적인 순서를 맞추기 위한 오버헤드가 발생하지 않음

•. 여러 개의 작은 공간을 연결하여 하나의 전체 자료구조를 표현

− 크기 변경이 유연하고 더 효율적으로 메모리를 사용

연결 리스트

• 리스트를 연결 자료구조로 표현한 구조

− 단순 연결 리스트
− 원형 연결 리스트
− 이중 연결 리스트

−이중 원형 연결 리스트

이런 단점을 개선하기 위해 논리적 순서와 물리적 순서가 동일할 필요가 없는 연결 자료구조(연결 리스트)를 만듬.
연결자료구조는 논리적인 순서와 물리적인 순서가 동일할 필요는 없는 대신 다음 원소를 찾아갈수있게 위치값을 같이 저장해 주소를 제공해주는 방식이다. 즉 데이터+다음 데이터 위치값을 같이 저장하는 방식.
연결리스트는 위치값이 몇개가 있느냐에 따라서 단순연결리스트 singly linked list (링크1, line), 원형 연결리스트(링크1, 원형), 이중 연결리스트(링크2, line), 이중 원형 연결리스트(링크2, 원형)가 있다.

연결 리스트의 노드

연결 자료구조에서 하나의 원소를 표현하기 위한 단위 구조

- <원소값, 주소>의 구조

• 데이터 필드(data field)

− 원소의 값을 저장

−저장할 원소의 형태에 따라서 하나 이상의 필드로 구성

• 링크 필드(link field)

− 다음 노드의 주소를 저장
− 포인터 변수를 사용하여 주소값을 저장

연결리스트에서는 하나의 단위를 노드라고 부르는데 노드는 데이터필드(원소값) + 링크필드(다음 노드의 주소)로 구성됨.
데이터필드는 저장할 원소의 형태에 따라서 하나 이상의 필드로 구성
링크필드는 c언어로 구현하면 포인터 변수
객체지향 언어c++.java로구현할 경우 reference변수로 구현 하게됨.

//c
struct Node{
		char data[4];
		struct Node*link; 
};
//객체지향
 class Node{
		char data[4];
		class link;
};

선형리스트를 연결 리스트로 구현한다고 했을때 리스트 이름을 첫번쨰 노드를 가리키는 변수로 구현한다.
제일 마지막은 null. 링킅드리스크는 무조건 헤드 포인터(시작변수)부터 순서대로 각각의 노드에 접근해야함. 중간에 다이렉트로 접근은 불가능.
공백 연결리스트 즉 원소가 없는 리스트는 시작 변수를 null포인터로.

링크드리스트의 장점은 중간에 삽입삭제는 쉬운데 특정원소의 위치값을 바로 계산할 수 없기 때문에 순서대로 접근을 해 연산을 원하는 노드까지 순서대로 이동을 해야하기 때문에 시간이 오래걸림.
자유공간 리스트: 운영체제에 받아서 쓰고 돌려주는게 아니라 메인 메모리 영역(freespace)을 추가로 받아서 자체적으로 메모리가 필요할 때마다 자기 안에서 돌려서 관리하고 쓰는 방법. 할당(요청):getnode() 해서 쓰다가 반환:returnnode()하면 다시 사용가능한메모리로 재 활용을 함 . 할당과정은 몰라도됨.
운영체제에 받아서 쓸 때는 객체지향: new 로 바로 만들어서 construct해서 쓰고 distwctor로 돌려줌 c언어: malloc 받아쓰고 free로 돌려줌

노드 연결 방법에 대한 이해 - 기차놀이

1 이름표 뽑기

2 자기가 뽑은 이름의 사람을 찾아서 연결하기 : 승희→상원 →수영

− X표를뽑은사람은마지막기차
− 기차는 이름표를 들고 있는 방향으로 움직인다.

• 기차놀이와 연결 리스트

− 기차놀이 하는 아이들 : 연결리스트의 노드

− 이름표 : 노드의 링크 필드

선형 리스트와 연결 리스트의 비교

• 리스트 week=(월, 화, 수, 목, 금, 토, 일)

• week에 대한 선형 리스트

• 리스트 week=(월, 화, 수, 목, 금, 토, 일)

• week에 대한 연결 리스트

선형 리스트와 연결 리스트의 비교

• 리스트 이름 week

− 연결 리스트의 시작을 가리키는 포인터변수

− 포인터변수 week는 연결 리스트의 첫번째 노드를 가리키는 동시에 연결된 리스트 전체 를 의미

• 연결 리스트의 마지막 노드의 링크필드

− 노드의 끝을 표시하기 위해서 null(널) 저장

• 공백 연결 리스트
− 포인터변수 week에 null을 저장 (널 포인터)

• 각 노드의 필드에 저장한 값은 포인터의 점 연산자를 사용하여 액세스
− week.data : 포인터 week가 가리키는 노드의 데이터 필드 값 “월”
− week.link : 포인터 week가 가리키는 노드의 링크 필드에 저장된 주소값 “120”

• 리스트 week의 노드에 대한 C 프로그램 구조체 정의

struct Node{
	char data[4];
	struct Node* link; 
};

[ 자료구조 및 알고리즘 ] 4. 순차 자료구조 - 4. 행렬의 순차 자료구조 표현

러블리YZ — Thu, 23 Feb 2023 23:36:55 +0900

행렬(matrix)

m x n 행렬

• m : 행의 개수
• n : 열의 개수
• 원소의 개수 : (m x n) 개

전치 행렬

행렬의 행과 열을 서로 교환하여 구성한 행렬

행렬 A의 모든 원소의 위치(i, j)를 (j, i)로 교환

m×n 행렬을 n×m 행렬로 변환한 행렬 A’는 행렬 A의 전치행렬

행렬의 순차 자료구조 표현

2차원 배열 사용

• m×n행렬을 m행 n열의 2차원 배열로 표현

희소 행렬에 대한 2차원 배열 표현
• [그림 4-17]의 희소 행렬 B는 배열의 원소 56개 중에서 실제 사용하는 것은 0이 아닌 원소를 저장하는 10개 뿐이므로 46개의메모리 공간 낭비

• 희소 행렬인 경우에는 0이 아닌 원소만 추출하여 <행번호, 열번호, 원소>쌍으로 배열에 저장

• 추출한 순서쌍을 2차원 배열의 행으로 저장
• 원래의 행렬에 대한 정보를 순서쌍으로 작성하여 0번 행에 저장

− <전체 행의 개수, 전체 열의 개수, 0이 아닌 원소의 개수>

희소 행렬의 추상 자료형

희소행렬의 전치 연산 알고리즘

[ 자료구조 및 알고리즘 ] 4. 순차 자료구조 - 3. 다항식의 순차 자료구조 표현

러블리YZ — Thu, 23 Feb 2023 20:39:42 +0900

다항식

aX^e 형식의 항들의 합으로 구성된 식

• a : 계수(coefficient)

• X : 변수(variable)
• e : 지수(exponent)

다항식의 특징

• 지수에 따라 내림차순으로 항을 나열

• 다항식의 차수 : 가장 큰 지수

• 다항식 항의 최대 개수 = (차수 +1)개

다항식의 추상 자료형

다항식의 표현

각 항의 지수와 계수의 쌍에 대한 선형 리스트

• 예) A(x)=4x3+3x2+2 ☞ p1= (3,4, 2,3, 0,2)

1차원 배열을 이용한 순차 자료구조 표현

차수가 n인 다항식을 (n+1)개의 원소를 가지는 1차원 배열로 표현

배열 인덱스 i : 지수(n-i)을 의미

배열 인덱스 i의 원소 : 지수(n-i)항의 계수
• 다항식에 포함되지 않은 지수의 항에 대한 원소에 0 저장

차수가 1000이므로 크기가 1001인 배열을 사용하는데, 항이 3개 뿐이므로 배열의 원소 중에서 3개만 사용

☞ 998개의 배열 원소에 대한 메모리 공간 낭비!
» 지수와계수를표현할방법필요⇒2차원배열도한가지방법임

2차원 배열을 이용한 순차 자료구조 표현

다항식의 각 항에 대한 <지수, 계수>의 쌍을 2차원 배열에 저장

• 2차원 배열의 행의 개수 : 다항식의 항의 개수

• 2차원 배열의 열의 개수 : 2

• 예) B(x)=3x1000 + x + 4 의 2차원 배열 표현

− 1차원 배열을 사용하는 방법보다 메모리 사용 공간량 감소

☞공간복잡도감소 ☞프로그램성능향상!

publicclassEx5_4{
	public static void main(String args[]){
		float a[]= new float[] {4,3,5,0};
		float b[]= new float[] {3,1,0,2,1};
		Polynomial A = new Polynomial(3, a);
		Polynomial B = new Polynomial(4, b);
		OperatePoly optPoly = new OperatePoly();
		Polynomial C = optPoly.addPoly(A,B);
		System.out.printf("A(x)="); A.printPoly();
		System.out.printf("B(x)="); B.printPoly();
		System.out.printf("C(x)="); C.printPoly();
	}
}

classOperatePoly{
	private int degree_A=0, degree_B=0, degree_C=0, index_A=0,index_B=0, index_C=0;
private int expo_A, expo_B;
private float coef_A, coef_B, coef_C;

publicPolynomialaddPoly(PolynomialA,PolynomialB){
	degree_A = A.getDegree();
	degree_B = B.getDegree();
	expo_A = degree_A;
	expo_B = degree_B;
    if(degree_A >= degree_B) degree_C=degree_A;
    else degree_C=degree_B;
    Polynomial C = new Polynomial(degree_C); 
    while(index_A <= degree_A && index_B <= degree_B){
    	if(expo_A > expo_B){
    		C.setCoef(index_C++, A.getCoef(index_A++)); 
            expo_A--;
    }
    else if(expo_A == expo_B){
    C.setCoef(index_C++, A.getCoef(index_A++)+ B.getCoef(Index_B++));
			    expo_A--; expo_B--; 
    		}
			else {
				C.setCoef(index_C++, B.getCoef(index_B++)); 
				expo_B--;
			} 
		}
	return C;
	}
}

class Polynomial{
    private int degree;
    private float coef[]=new float[20];
    
    Polynomial (int degree, float coef[]){
    this.degree = degree;
    this.coef = coef;
    }
    Polynomial (int degree){
    this.degree = degree;
    for(int i=0; i<=degree; i++)
    this.coef[i] = 0;
	}
	public int getDegree(){
    	return this.degree; 
    }
    public float getCoef(int i){
    return this.coef[i];
    }
    public float setCoef(int i,float coef){
    return this.coef[i]=coef;
}
    public void printPoly(){
    	int temp= this.degree;
    	for(int i=0; i<=this.degree; i++){
    		System.out.printf("%3.0fx^%d", this.coef[i], temp--); 
        }
        System.out.println(); 
	}
}

실행 결과

[ 자료구조 및 알고리즘 ] 4. 순차 자료구조 - 2. 선형 리스트의 구현

러블리YZ — Thu, 23 Feb 2023 18:14:01 +0900

1차원 배열을 이용한 선형 리스트의 구현

[표4-3]분기별 노트북 판매량 리스트

1차원 배열을 이용한 구현

• int sale[] = new int[] {157, 209, 251, 312};

논리적 구조

물리적 구조

1차원 배열을 이용한 선형 리스트 프로그램

class Ex5_1{
	public static void main(String srgs[]){
		int sale[] = new int[]{157, 209, 251, 312};

	for(int i=0; i<4; i++)
		System.out.printf("%d/4분기 : sale[%d]= %d %n", i+1, i, sale[i]);	
	}
}

실행 결과

실행 결과 확인

• 배열 sale의 시작 주소 : 1245036

• sale[2]=251의 위치 = 시작주소 + (인덱스x4바이트)

= 1245036 + (2x4바이트)

= 1245044
• 논리적인 순서대로 메모리에 연속하여 저장된 순차구조임을 확인

이차원 배열을 이용한 선형 리스트의 구현

[표4-4]2009~2010년 분기별 노트북 판매량

2차원 배열을 이용한 구현

int sale[][] = new int[][]{{63, 84, 140, 130}, {157, 209, 251, 312}};

2차원 배열의 물리적 저장 방법

• 2차원의 논리적 순서를 1차원의 물리적 순서로 변환하는 방법을 사용

• 행 우선 순서 방법(row major order)
−2차원 배열의 첫 번째 인덱스인 행 번호를 기준으로 사용하는 방법

− sale[0][0]=63, sale[0][1]=84, sale[0][2]=140, sale[0][3]=130, sale[1][0]=157, sale[1][1]=209, sale[1][2]=251, sale[1][3]=312

− 원소의 위치 계산 방법 : α + (ixnj + j)xl

행의 개수가 ni이고 열의 개수가 nj인 2차원 배열 A[ni][nj]의 시작주소가 α이고 원소의 길이가 l 일 때, i행 j열 원소 즉, A[i][j]의 위치

• 열 우선 순서 방법(column major order)

− 2차원 배열의 마지막 인덱스인 열 번호를 기준으로 사용하는 방법

− sale[0][0]=63, sale[1][0]=157, sale[0][1]=84, sale[1][1]=209, sale[0][2]=140, sale[1][2]=251, sale[0][3]=130, sale[1][3]=312

− 원소의 위치 계산 방법 : α + (jxni + i)xl

class Ex5_2{
	public static void main(String srgs[]){
		int sale[][] = new int[][]{{63, 84, 140, 130},{157, 209, 251, 312}};

		for(int i=0; i<2; i++){
        	for(int j=0; j<4; j++)
				System.out.printf("%d/4분기 : sale[%d][%d]= %d %n", j+1, i, j, sale[i][j]);
		System.out.println();
        }
	}
}

실행 결과

실행 결과 확인

• 시작주소α=1245012, ni=2, nj=4, i=1, j=1, l=4

• sale[1][1]=209의 위치 = α+ (ixnj+j)xl

= 1245012 + (1x4+1)x4

= 1245012 + 20
= 1245032

• C 컴파일러가 행 우선 순서 방법으로 2차원 배열을 저장함을 확인

3차원 배열을 이용한 선형 리스트의 구현

[표4-5]2009~20010년, 1팀과 2팀의 분기별 노트북 판매량

3차원 배열을 이용한 구현

int sale[][][] = new int [][][]{{{63, 84, 140, 130},

{157, 209, 251, 312}},

{{59, 80, 130, 135},

{149, 187, 239, 310}}};

3차원 배열의 물리적 저장 방법

• 3차원의 논리적 순서를 1차원의 물리적 순서로 변환하는 방법을 사용

• 면 우선 순서 방법
−3차원 배열의 첫 번째 인덱스인 면 번호를 기준으로 사용하는 방법 −원소의 위치 계산 방법 : α + {(ixnjxnk) + (jxnk) + k}xl

면의 개수가 ni이고 행의 개수가 nj이고, 열의 개수가 nk 인 3차원 배열 A[ni][nj][nk], 시작주소가 α이고 원소의 길이가 l 일 때, i면 j행 k열 원소 즉, A[i][j][k]의 위치

• 열 우선 순서 방법

− 3차원 배열의 마지막 인덱스인 열 번호를 기준으로 사용하는 방법

−원소의 위치 계산 방법 : α + {(kxnjxni) + (jxni) + i}xl

class Ex5_3{
	public static void main(String srgs[]){
		int sale[][][] = new int [][][]{{{63, 84, 140, 130},
										{157, 209, 251, 312}}, 
                                        {{59, 80, 130, 135},
										{149, 187, 239, 310}} };
		for(int i=0; i<2; i++){		
			System.out.printf("<< %d 팀 >> %n", i+1); 
            for(int j=0; j<2; j++){
				for(int k=0; k<4; k++)
					System.out.printf("%d/4분기 : sale[%d][%d][%d] = %d %n", k+1, i, j, k, sale[i][j][k]); 
                    System.out.println("--------------------------");
		}

실행 결과

실행 결과 확인

• 시작주소α=1244980, ni=2, nj=2, nk=4, i=1, j=1, k=2, l=4

• sale[1][1][2]=239의 위치 = α+{(ixnjxnk)+(jxnk)+k}xl

= 1244980 + {(1x2x4)+(1x4)+2}x4

= 1244980 + 56
= 1245036

• C 컴파일러가 면 우선 순서 방법으로 3차원 배열을 저장함을 확인

[ 자료구조 및 알고리즘 ] 4. 순차 자료구조 - 1.선형 리스트

러블리YZ — Sat, 18 Feb 2023 18:54:56 +0900

1. 선형 리스트

리스트(List) :자료를 나열한 목록

선형 리스트(Linear List)

= 순서 리스트(Ordered List)

- 자료들 간에 순서를 갖는 리스트

순서를 가짐

- 리스트의 표현 형식: 리스트 이름 = (원소1, 원소2, ..., 원소n)

- 선형 리스트에서 원소를 나열한 순서는 원소들의 순서가 됨.

- [표4-2]의 동창이름 선형 리스트의 표현

동창 = (상원, 승희, 수영, 철이)

- 공백 리스트

: 원소가 하나도 없는 리스트

빈 괄호를 사용하여 표현

공백리스트이름 = ( )

선형 리스트의 저장

: 원소들의 논리적 순서와 같은 순서로 메모리에 저장

⇒ 순차 자료구조
- 원소들의 논리적 순서 = 원소들이 저장된 물리적 순서

- [표4-2]의 동창 선형 리스트가 메모리에 저장된 물리적 구조

- 순차 자료구조의 원소 위치 계산

• 선형 리스트가 저장된 시작 위치 : α

•원소의길이: l

•i번째원소의위치= α+(i-1)xl

선형 리스트에서 원소 삽입

선형리스트 중간에 원소가 삽입

⇒ 그 이후의 원소들은 한자리씩 자리를 뒤로 이동하여 물리적 순서를 논리적 순서와 일치시킴

- 원소 삽입 방법

1 원소를 삽입할 빈 자리 만들기
☞ 삽입할 자리 이후의 원소들을 한자리씩 뒤로 자리 이동

2 준비한 빈 자리에 원소 삽입하기

- 삽입할 자리를 만들기 위한 자리이동 횟수

• (n+1)개의 원소로 이루어진 선형 리스트에서 k번 자리에 원소를 삽입하는 경우

: k번 원소부터 마지막 인덱스 n번 원소까지 (n-k+1)개의 원소를 이동

− 이동횟수 = n-k+1 = 마지막 원소의 인덱스 - 삽입할 자리의 인덱스 +1

선형 리스트에서 원소 삭제

선형리스트 중간에서 원소가 삭제

⇒ 그 이후의 원소들은 한자리씩 자리를 앞으로 이동하여 물리적 순서 를 논리적 순서와 일치시킴

- 원소 삭제 방법

1 원소 삭제하기

2 삭제한 빈 자리 채우기
☞ 삭제한 자리 이후의 원소들을 한자리씩 앞으로 자리 이동

- 삭제 후, 빈 자리를 채우기 위한 자리이동 횟수
• (n+1)개의 원소로 이루어진 선형 리스트에서 k번 자리의 원소를 삭제한 경우 : (k+1)번 원소부터 마지막 n번 원소까지 (n-(k+1)+1)개의 원소를 이동

− 이동횟수 = n-(k+1)+1 = n-k = 마지막 원소의 인덱스-삭제한 자리의 인덱스

선형 리스트의 구현

- 순차 구조의 배열을 사용

• 배열 : <인덱스, 원소>의 순서쌍의 집합

• 배열의 인덱스 : 배열 원소의 순서 표현

[ 컴퓨터 네트워크 ]

러블리YZ — Sat, 18 Feb 2023 18:37:20 +0900

컴퓨터네트워크 : 컴퓨터끼리 통신망으로 연결하여 데이터 전송

노드(Node): 컴퓨터 네트워크상에 연결된 장치

호스트(Host): 고유의 ip주소를 가진 노드

링크(Link): 물리적으로 노드와 노드를 연결하는 통로

홉(Hop): 거리의 단위,보통 한 링크를 이동하면 한 홉이라고 함.

경로(Path): 네트워크 상의 두 노드 간의 이동 경로

프로토콜(Protocol): 데이터 통신을 원활하게 하기 위해 필요한 통신 규약

인터넷:정보를 교환할 수 있도록 전 세계의 컴퓨터가 연결된 통신망

호스트에게 데이터를 전송하려면?

-전송 계층에서 신뢰성 있는 전송 서비스 제공 하는 것

-데이터 계층에서 네트워크 노드 간의 라우팅 서비스를 제공하는 것

-데이터 링크 계층에서 물리적으로 연결된 노드에게 데이터를 전송하는 서비스를 제공하는것

-물리계층에서 실제로 신호로 비트를 전송하는 서비스를 제공하는것

네트워크를 사용하면 무엇을 할수 있나?

-컴퓨터끼리 데이터(파일)을 보낼 수 있음

-웹 사이트를 볼 수 있음

-이메일 송/수신 가능

[ UI/UX ] 04. UI/UX 디자인의 최신 트렌드

러블리YZ — Wed, 15 Feb 2023 18:21:58 +0900

◼ 디자인 트렌드
1. 맞춤형 일러스트레이션과 스토리텔링

2. 아이소메트릭 디자인

[그림 1-46] 2차원 요소로 3차원 객체를 그리는 아이소메트릭 디자인

3. 과감한 색상과 그레이디언트 사용

4. 3D 입체 디자인과 애니메이션

5. 큰 타이포그래피와 가변 폰트

◼ UI/UX 트렌드
1. 음성 사용자 인터페이스

2. 제스처와 엄지손가락 친화적 인터페이스

3. 마이크로 인터랙션

4. 단순화된 인증

[ UI/UX ] 03. 모바일 환경의 발전

러블리YZ — Wed, 15 Feb 2023 18:17:07 +0900

◼ 모바일 환경의 특징

하드웨어 구성과의 연관성
사용자와 24시간 함께 하는 밀접성
사용자와 상호작용하는 환경
터치와 제스처, 오디오를 이용한 입력
기기가 지닌 센서를 적용하는 환경
휴대성이 극대화된 환경
모바일 전용 운영체제 탑재

◼ 모바일 콘텐츠 사용자의 속성

• 개인화(Personalization)

• 편재성(Ubiquity)
• 편의성(Convenience)

• 차별성(Distinction)

• 즉시연결성(Instant Connectivity)

• 지역기반(Localization)

◼ 터치 제스처
• 손가락을 이용한 상호작용 UI

• 스크린을동시에한손가락또는여러손가락으로터치하여여러가지다양한 조작을 할 수 있는 행동

• 시각적인 부분뿐 아니라 센서 영역까지 확인하면서 디자인해야 한다.

• 사용자의 동작-결과 간 기대와 해당 시점에서의 맥락을 고려해 신중하 게 설계해야 한다.

• 터치를 위해 필요한 공간은 10~14mm 정도인데, 이는 아이폰 기준으로 88pixels 정도이다. 손가락의 지문 영역을 고려할 때, 그 크기가 최소7 mm 또는 44pixels이 되어야 엄지로 터치할 수 있다.

• 한 손으로 사용하는 사람이49%, 한 손으로 스마트폰을 받치고 다른 손으로 화면을 탭하는 사람이 36%, 스마트폰을 감싸고 양손으로 사용하는 사람이 15%.

• 스마트폰의 크기 및 비율이나 손의 위치에 따라서도 터치 영역이 달라진다.

• 탭(Tap) : 화면을 한 손가락으로 짧고 가볍게 두드리는 동작, 주로 아이템을 선 택하고 실행하는 기본 제스처.

• 더블탭(Doubletap):화면을 재빨리 두 번 두드리는 동작, 화면을 축소 또는 확대할 때 주로 쓰이고 현재의 화면에서 빠져나오는 역할.

• 프레스(Press) : 화면을 2초 이상 손가락으로 길게 누르는 동작. 터치 앤드 홀드. 메 뉴나 팝업과 같은 화면의 컴포넌트를 나타나게 하거나 글씨를 확대 또는 복사하는 용도

• 팬(Pan):손가락을떼지않고길게끄는동작,어느방향으로든움직일수있음.화 면의 오브젝트를 이동할 때, 선을 그릴 때, 다중 개체를 선택할 때, 확대한 이미지 화면을 상하좌우로 움직일 때 사용

• 드래그(Drag): 화면의 특정 오브젝트를 손가락으로 길게 끄는 동작, 아이템을 개별 이동할 때 사용. 오브젝트를 특정 영역으로 옮길 때는 드래그 앤드 드롭이라고 표현.

• 스와이프(Swipe) : 한 손가락으로 터치한 상태에서 일정 거리를 손가락으로 밀며 움 직이는 동작. 화면을 좌우로 이동하며 탐색할 때 적합하며, 수직 방향으로 이동하는 것은 스크롤이라고도 함.

• 플릭(Flick) : 화면을 이동하거나 페이지를 넘길 때 사용, 손가락을 터치하면서 수평 또는 수직 방향으로 빠르게 스크롤하는 동작. 스와이프와 유사하지만 좀 더 빠른 움 직임.

• 핀치(Pinch): 두 손가락을 양방향으로 벌리거나 오므리는 동작, 화면 확대나 축소에 사용. 손가락이 움직이는 거리에 따라 확대나 축소 비율이 결정.

◼ 모바일 앱의 종류

• 모바일 앱의 종류는 대표적으로 네이티브 앱(Native App)과 하이브리드 앱(Hybrid App)으로 구분되지만, 최근에는 프로그레시브 웹 앱(Progressive web App)과 모바일 웹(Mobile web)도 앱의 종류에 포함된다.

1. 네이티브 앱(Native App)

• 모바일 운영체제 제조사에서 제공하는 개발 언어를 사용해 각각의 고유 모바일 운영체제에서만 동작하는 앱

2. 하이브리드 앱(Hybrid App)

• 모바일 웹과 네이티브 앱의 장점을 합친 앱으로, 다수의 플랫폼에 적용할 수 있다.

3. 프로그레시브 웹 앱(Progressive Web App)

• 모바일 웹과 네이티브 앱의 장점을 취했고, 웹 브라우저에서 바로 사용할 수 있다.

[그림 1-33] 프로그레시브 웹 앱을 지향하는 트위터 라이트(Twitter Lite)

4. 모바일 웹(Mobile Web)

• 모바일 브라우저에서 구동되며, 개발 기간이 짧고 업데이트나 수정 변경이 용이 하다는 장점이 있다.

◼ 모바일 앱의 콘텐츠

• 시간적·공간적제약을받지않는모바일콘텐츠는언제어디서든이용할수있으 며, 1인 1기기 사용 특성으로 인해 개인화된 콘텐츠 이용이 가능하다.

◼ 모바일 앱의 서비스와 기술 동향

1. 위치기반 서비스

• 선 인터넷 사용자에게 사용자의 위치에 따른 특정정보를 제공하는 무선 콘텐츠 서비스.

2. M-커머스

• 스마트폰,태블릿PC,PDA등을이용한은행업무,지불업무,티켓업무와같은 서비스를 하는 비즈니스 모델.

• 특징:안전한지불업무
즉시성, 편의성, 개인성, 위치 인지성

• 기술 : NFC, 생체정보인증, 모바일페이

3. 클라우드 컴퓨팅

• 인터넷 상의 유틸리티 데이터 서버에 프로그램을 두고 필요할 때 개인 단말기에 서 불러와 사용하는 웹 기반 소프트웨어 서비스.

• 클라우드 + 모바일 컴퓨팅 융합

• 특징

중앙 조직적 애플리케이션 증가
복수기기간의 연동과 이동, 동기화 가능

• 향후

컴퓨팅의 최첨단 이동성, 네트워크 가상화. 소프트웨어 임베디드 정책 등과 함께 발전
사회 전반의 업무환경 변화에 일조

◼ 사물인터넷과 5G

사물인터넷(Internet of Things, IoT) : 각종 사물에 센서와 통신 기능을 내장하여 인터넷에 연결하는 기술. => IoE (Internet of Everything)
5G : 4G에 이은 차세대 모바일 네트워킹 기술로, 초고속, 초저지연, 초연결을 핵 심 속성으로 지향하며, 점점 더 많은 장치가 온라인에 연결되어 이동통신을 보 다 빠르고 안정적으로 만드는 것을 목표로 한다.

1. 음성 보조장치의 문맥 이해

2. 산업 모니터링과 스마트 시티

3. 의료혁신

4. 5G와 스마트카

5. 웨어러블 기기

6. 스마트 미러

7. AR과 VR 콘텐츠 산업

[ UI/UX ] 02. UX의 이해

러블리YZ — Wed, 15 Feb 2023 17:59:37 +0900

◼ UX의 개념

• UX(User eXperience, 사용자 경험): 사용자가 어떤 시스템, 제품, 서비스를 직· 간접적으로 이용하면서 느끼고 생각하게 되는 총체적 경험을 말한다. 단순히 기 능이나 절차상의 만족뿐만 아니라 지각 가능한 모든 면에서 참여, 사용, 관찰하 고 상호 교감을 통해 알 수 있는 가치 있는 경험이다.

◼UX의 개념 – UX의 주체는 소비자가 아닌 사용자

• 사용자가 기대하는 미래를 나타내는 User eXpect(사용자 기대)

• 실제 UI를 사용해 본 현재형 경험을 나타내는 User eXperience(사용자 경험)

• UI를 제공한 대상이 고객에게 사과하는 User eXcuse(사용자 반성)

◼탁월한UX

UX 디자인의 목표는 멋진 디자인을 만드는 것이 아니라 탁월한 UX를 제공 하는 것이다. 탁월한 UX란 사용자에게 즐거움을 전달하는 UX를 말하며, 탁 월한 UX를 제공하려면 사용자를 깊게 이해하고 있어야 한다. 그러므로 비즈 니스 목표가 설정되면 사용자에서 출발해야 한다.

◼ UX 디자인

UX 디자인(User eXperience Design): 사용자 경험을 바탕으로 긍정적인 요소
를 반영해 디자인, 설계, 구성하는 일을 말한다.
다양한 전문가의 의견을 종합하면, UX 디자인은 유용하고 사용하기 쉬우며 상 호작용하기에 즐거운 제품을 디지털 또는 물리적으로 설계하는 프로세스로, 사 용자가 제품과 상호작용하면서 경험을 향상시키고 가치를 찾을 수 있도록 하는 것이다.

“사용자가 가지고 있던 욕구(Problem)를 해결하는 방법(Solution) 제시”

◼ UI/UX 디자인 영역
▪ IA, 이용흐름, 인터랙션, ui, GUI 5가지 요소

UX 디자이너가 갖춰야 하는 소양

▪ 네이버(Naver)
–– 서비스 지표, 사용자 리서치 계획, 수행, VOC 분석을 통한 인사이트 도출 가능

–– 사용자 리서치의 양적, 질적 방법론 이해와 적용 경험
–– UX에 최적화된 유저 플로우User-Flow 정의 및 UX 프로토타이핑 가능

▪ 카카오(Kakao)
–– 키노트, 스케치, 프로토파이 등 UI, 프로토타입으로 표현 가능한 툴 사용 가능

–– 모바일 서비스 UI 디자인 경험
–– 개발자와의 원활한 협업
–– 니즈와 목적에 맞는 결과물을 빠르게 도출 가능

▪ 구글(Google)

–– 디자인, 인간-컴퓨터 상호작용, 컴퓨터 과학 또는 관련 분야의 석사 학위

–– 웹 기반 인터페이스 설계 가능

–– HTML, CSS, JavaScript, Android Studio 등과 같은 웹 또는 모바일 기반

–– 시각적 디자인에 대한 이해

–– 리더십과 협업 기술

▪ 애플(Apple)
–– 컴퓨터 과학, 정보 과학, 상거래, 인간-컴퓨터 상호작용 또는 관련 분야의 교육 배경

–– UX 디자인, 정보 아키텍처 관련 분야 8년 이상 경험
–– 대규모 마케팅 사이트, 상거래 사이트에 이르는 콘텐츠 전략 및 플랫폼 디자인 경험

–– 웹 및 앱 사용자 환경 디자인 가능
–– 현재의 웹 및 앱 개발 기술에 익숙
–– 분석, 유용성 테스트 및 기타 형태의 질적·양적 피드백에 능통
–– 뛰어난 디자인 감성

[그림 1-13] 댄 섀퍼가 분류한 UX 디자인 분야

◼ UX 디자인
• UI와 UX를 이분법적으로 구분하는 일은 합리적이지 않으며, 사용자 경험 디자인은 도출된 결과물이 아니라 프로세스 과정을 의미한다고 보는 것이 합당하다.

◼ CX(CustomerExperience,고객경험)란?
기타디지털 상호작용에 있어 전체적인 경험을 설명하기 위해 제안된 UX와 달리, CX는 더 넓은 의미의 총체적 경험을 설명하기 위해 사용

◼ BX(BrandExperience,브랜드경험)란?
기업이 특정 제품이나 회사 이름에 대해 고객이 느끼는 감정에 영향을 주기 위해 만 든 종합적이고 체험적인 마케팅의 일종

[ UI/UX ] 01. UI의 이해

러블리YZ — Wed, 15 Feb 2023 17:48:41 +0900

◼ Design
▪ 어떤 객체, 시스템 활동, 프로세스등을 구현하기 위한 계획이나 만들려는 사양 결과물을 의미
▪ 디자인은 우리가 만든 경험을 통해 깊은 의미를 전달 할 수 있는 방법

▪ 변천사

• UI Design : 사용자 인터페이스 디자인 – 사용자와 컴퓨터사이의 상호작용을 위한 요소(대상) 디자인

• UXDesign:사용자경험디자인–사용자경험을바탕으로새롭게변화시키는방 법론

*미디어: 인류가 가지고 있는 정보와 지식을 상대방에게 대화로서 전달하고자 하는 방법, 매체 의미

자신이 가지고 있는 지식과 경험을 누군가에게 전달 전달할수있는 방법이자 과정을 통틀어 디자인이라고 할 수 있다. 사회의 변천에 따라 다양한 형태의 개념으로 변화가 됨 .

◼ 인터페이스의 구분

인터페이스(Interface): 서로 다른 두 시스템이나 장치 또는 소프트웨어 등을 이 어주는 접속 장치

인터페이스는 연결하는 대상에 따라 크게 하드웨어 인터페이스, 소프트웨어 인 터페이스, 사용자 인터페이스로 구분

• Man-Machine Interface
• HCI : Human Computer Interface

◼ UI의 영역 확장
• 시대적 변화에 따라 UI와 UX의 개념과 영역은 점차 확장되거나 변형되고 있다.

• User Interface -> User eXperience
• 사용자와 상호작용하는 하드웨어 및 소프트웨어의 변화에 따른 UI 변경

◼ UI의 종류

1. CLI

• CLI(Command Line Interface): 사용자가 인터페이스에 단일 명령을 입력하면 컴퓨터가 수신하고 같은 방식으로 프롬프트에 응답하는 구조.

2. GUI

• GUI(Graphic User Interface): 아이콘이나 그림과 같은 그래픽 요소를 배치하고, 마우스 등의 포인팅 장치를 이용해 조작한다.

현대GUI의시초

3. NUI

• NUI(Natural User Interface): 사람과 컴퓨터의 상호작용을 위한 시스템, 사용자의 일상적 행동과 관련된 직관적인 동작을 통해 작동.

• 멀티터치,동작인식,음성인식,뇌파인식,시선추적,표정인식,생체인식등

• Sensor를 활용한 UI

• NUI는 상호작용을 위한 중간 장치에 의존하지만, 고급 NUI는 눈에 잘 띄지 않아 보이지 않는 것처럼 느껴질 수 있다.

[그림 1-5] 스킨풋

• 제스처 인식 시스템은 사용자의 동작을 추적해 그 동작을 지침으로 변환한다.

• 시스템은 사용자가 말한 단어와 문장을 식별하고 기계가 읽을 수 있는 형식으로 변환한 후 명령을 수행한다.

4. OUI : NUI에 새로운 요소가 추가

• OUI(Organic User Interface): 모든 사물을 입출력 장치로 변환할 수 있고, 인터 페이스의 모양이나 상태도 자유롭게 변형할 수 있음

◼ UI의 평가 기준 –제이콥닐슨 – 체계적평가 진행 가능

용이성(Learnability): UI를 처음 경험하는 사용자라도 기본적인 임무 수행을 위해 시스템을 빨리 배울 수 있어야 한다는 의미
효율성(Effeciency): 이미 사용법을 익혔다면 높은 수준의 작업을 매번 수행할수 있도록 시스템이 효율적이어야 한다는 의미
기억성(Memorability): 시스템 전반을 완전하게 익히지 않았거나 사용하지 않 은 채 오랜 시간이 지난 후에도 다시 능숙하게 사용할 수 있도록 기억하기 쉬워 야 한다는 의미
오류(Errors): 시스템을 사용하는 동안 오류 발생이 적어야 하고, 실수를 했더라 도 그 상황을 쉽게 극복할 수 있어야 한다는 의미
만족성(Satisfaction): 사용자가 시스템을 즐겁게 사용할 수 있어야 한다는 의미

◼ 휴리스틱 평가

• 어원 : 그리스어 “발견하다”
• 시스템 디자인의 결정/평가를 할 떄 사용하는 일종의 가이드 라인

• 휴리스틱 평가(Heuristic Evaluation): 인간의 직관이나 경험에 기반하여 문제를 해결하거나 학습, 발견하는 방법을 지칭

• 휴리스틱 평가를 제안한 제이콥 닐슨은 10개의 평가 척도를 제시.

• SW평가목적으로 개념화 시킴.

• 휴리스틱을 사용하여 interface의 약점이나 문제점 파악

• 장점

• 빠른 시간 내에 사용성의 문제점을 광범위하게 발견 (실제 개발과 평가에 도움)

• 시스템 개발주기동안 다양한 사용성의 문제점을 일찍 발견
• 비전문가들이 사용하기에도 유용 – 가이드라인을 통해 사용성 평가

•단점

• 평가자가실제사용자가아닌대행자–실제가다름

◼ 휴리스틱 평가 (닐슨, 1994)
1. 시스템 상태의 시각화(Visibility of system status) - 시스템은 끊임없이 자신의 상태를 알려줘야 한다.

피드백의 존재 유무 : 사용자의 행동에 반응하는가?
피드백의 명확성 : 사용자가 자신의 행동을 확인할 수 있는가?
피드백의 즉시성 : 사용자의 행동에 대한 반응 속도가 적당한가?

2. 현실 세계와 일치하는 시스템(Match between system and real world) - 시스템은 사용자의 언어로 말해야 한다.

실제 세상과의 문자 부합 정도 : 실생활에서 사용하는 용어인가?
실제 세상과의 은유 부합 정도 : 아이콘은 실제와 비슷하게 표현되어 있는가?
상식적인 논리와의 부합 정도 : 계층과 관계별로 항목이 분류되어 있는가?
사용자 과업과의 부합 정도 : 사용자의 행동과 동일한 이름을 사용하는가?
예상되는행위와의부합정도:행동후일어날상황을명확히예측할수있는가?

3. 자유와 주도권을 사용자에게 제공(User control and freedom)

- 인간이 시스템을 자유롭게 제어할 수 있어야 한다. :
- 사용자들의 실수를 쉽게 복구할 수 있어야 한다.
시스템의 자동 수행보다 사용자의 적절한 행동이 필요함.

일반적인 주도권 : 사용자가 시스템을 통제하고 있음을 알 수 있는가?
취소가능성:사용자가선택한행동을번복할수있는가?
사용자의 자유도 : 다양한 방식으로 작업을 수행할 수 있는가?
EX:이전상태로돌아갈수있는기능제공

4. 일관성과 표준성(Consistency and standards)
- 용어, 상황, 행동들이 일관되어야 한다.
- 평이한 GUI 표준을 따르는 것이 중요 (산업표준준수)

일관성있는이름:메뉴와명령어의이름,약자의길이등에일관성이있는가?
일관성있는정보:메뉴,제시어,오류메시지등에일관성이있는가?
일관성있는구조:각화면의구조가비슷한가?
일관성 있는 표현 방법 : 아이콘, 스타일, 구도, 색감에 일관성이 있는가?
표준에 부합하는 정도 : 업계 표준을 준수하고 있는가?

5. 오류 예방(Error prevention)

- 사용자들이사용하면서에러또는실수가최대한나지않게해야한다

-에러를 어떻게 알리는가의 문제보다는 에러를 미리 방지 할 수 있는가의 문제

- 심각한 에러 전 경고

오류발생확률낮추기:사용자가혼동할만한요소를최소화하고있는가?
오류가 발생하기 쉬운 것은 보여주지 않기 : 선택 불가능한 것이 명확히 구분되는가?
심각한오류발생경고:결과경고,재확인등의알림을제공하는가?
예상입력값제공:필드마다예측가능한입력정보나정보의양을제시하고있는가?

6. 직관적으로 이해할 수 있는 디자인(Recognition rather than recall)

- 사용자가 별도의 학습을 하거나 별도의 기억을 사용하는 일을 최소화해야 한다.

- 대상, 행동, 옵션을 시각화 하는 것이 중요 – 직관적으로

기억하기 쉽게 제공 : 작업 순서나 메뉴 항목을 기억하기 쉽도록 단서를 제공하는가?
명확한 명칭 사용 : 기능키나 아이콘, 시스템의 이름을 명확하게 제공하고 있는가?
적당한 그룹 표시 : 논리적인 그룹으로 분류하고 대표 이름을 표시하고 있는가?
시각적 계층 구조 : 사용자의 시선이 자연스럽게 흐르도록 구조화되어 있는가?
명확한 시각적 구분 : 각 요소가 명확하게 구분되는가?

7. 유연성과 효율성(Flexibility and efficiency of use)
- 초보자, 경험자 모두 만족 할 수 있는 시스템
- 하나의 명령을 수행하는 방법에도 대체 방법이 필요

전문성에 따른 유연한 사용 : 숙련된 사용자에게 맞는 기능을 추가로 제공하는가?
옵션제공:다양한방법으로작업을수행할수있는가?
개인화 : 사용자가 시스템의 옵션을 재구성할 수 있는가?
신속한수행방법제공:계층구조와상관없이즉시수행가능한기능을제공하는가?
자동수행제공:사용자가하지않아도되는작업을시스템이자동수행하는가?

8. 간결하고 미학적인 디자인(Aesthetic and minimalist design)
- 불필요한 정보는 중요한 정보의 시각화를 방해하는 요소
- 필요 없는 정보는 핵심 정보 전달을 방해하기 때문에 꼭 필요한 정보만을 제공해 야 한다.]

심미성 제공 : 색상, 서체, 이미지, 메뉴 등이 조화롭게 배치되어 있는가?
최소한의 표현 : 간결한 단어와 구조로 충분히 의미를 전달하고 있는가?
최소한의 입력 요구 : 중복되거나 불필요한 자료는 입력하지 않아도 되는가?

9. 사용자스스로오류를인식,진단,복구할수있도록지원(Help users recognize, diagnose, and recover from errors)
- 정확한 언어로 에러에 대한 표시를 해주어 문제를 알리고 솔루션을 제공해야 한 다.
- 에러메시지는 사용자에게 익숙한 문장으로
- 사용자를 질책하지 말며
- 문제의 원인을 명시 또는 해결책 제안하면 good!

오류발생감지단계:사용자가오류상황을정확히판단할수있는가?
오류의원인진단단계:사용자가오류의원인을정확히진단할수있는가?
오류복구단계:사용자가오류복구방법을쉽게찾을수있는가?

10. 도움말과 설명서 제공(Help and documentation)
- 복잡성이 증가하는 시스템의 경우 도움말 기능과 문서화는 필수적
- 사용자가필요로할때기능에대한설명을쉽게찾아볼수있어야한다.

• 도움말내용:상황에맞고,검색하기쉬우며,충분히따라할수있는내용인가?

• 도움말 표현 방법 : 도움말 기능이 눈에 잘 띄고, 인터페이스가 일관적인가?
• 도움말과시스템의전환:도움말과원래작업을쉽게오갈수있는가?

[ 컴퓨터구조 ]5.7 차세대 비휘발성 기억장치

러블리YZ — Wed, 15 Feb 2023 15:38:49 +0900

차세대 비휘발성 기억장치

▣ PRAM, FRAM, MRAM

▪ 비휘발성(nonvolatile)
▪ 플래시 메모리에 비하여 액세스 속도가 1000배 가량 높음
▪ DRAM보다 느리지만, 집적도는 비슷하며, 전력 소모가 더 낮음

PRAM

▣ PRAM(Phase-change RAM)

▪ 상태(phase)가 변하는 특수 물질을 이용하여 제조한 RAM

▪ 물질: 게르마늄 안티몬 텔룰라이드(GST)

▪ 인가되는 전압의 높이에 따라 내부 구조가 변하여 저항이 낮은 고체 상태 혹 은 저항이 높은 액체 상태가 됨

➢고체 상태: 결정 상태(polycrystalline phase)

➢액체 상태: 비정질 상태(amorphous phase)

▪ 기억 셀(memory cell): 두 개의 전극 사이에 특수 물질(GST)을 삽입

▣ PRAM 메모리 셀의 내부 구조

▣ 데이터 저장

▪ 두 전극들 사이에 짧은 시간 동안 상대적으로 높은 전압 인가 GST➔낮은 저항의 결정 상태 : ‘1’을 저장

▪ 두 전극들 사이에 긴 시간 동안 상대적으로 낮은 전압 인가 GST➔높은 저항의 비정질 상태 : ‘0’을 저장

▣ 데이터 읽기

▪ 상태 변화를 야기하지 않을 정도의 낮은 전압 인가
▪ 저항의 차이에 따른, 두 전극 간에 흐르는 전류 양의 차이에 따라 데이터 값을 구분

➢저항이 낮으면 전류 양이 많아짐 : ‘1’

➢저항이 높으면 전류 양이 적어짐 : ‘0’

▣ PRAM의 장점

▪ 낮은 전압 범위에서 모든 전기적 동작이 수행된다

▪ 회로가 간단하다
▪ 전력 소모가 적다

❖ 차세대 기억장치들 중에서 가장 빠르게 기술이 발전되고 있으며, 시 장성도 높이 평가 받고 있음

FRAM (Ferroelectric RAM)

▣ 강유전체의 특성을 이용하는 반도체 기억장치

▪ 강유전체: 전기를 인가하지 않은 자연 상태에서도 전기적 극성을 띠 고 있는 물질

▪ 플럼범 지르코늄 티타늄 산화물(PZT)을 이용하여 제조
▪ 양(+) 전극 및 음(-) 전극에 전기를 인가하면 전극의 위치가 바뀌며,전기 공급이 중단되어도 그대로 유지

▣ 데이터 저장

▪전기를 인가하지 않음➔원래의 전극 유지 : ‘0’ 저장

▪전기 인가➔전극 위치 변경 : ‘1’ 저장

▣ 데이터 읽기

▪ 기억 셀에 전기장(electric field)을 인가
▪ 감지되는 전하(electric charge)의 양에 따라 ‘0’과 ‘1’을 구분

▣ FRAM 메모리 셀

MRAM (Magnetic RAM)

▣ 자기장(magnetic field)을 이용하여 정보를 저장하는 반도체 기억장치

▪ 강자성체에 가해지는 자기장의 방향으로 자화되며, ▪ 자기장이 제거되어도 자성이 그대로 유지

▣ 기본 구조

상부와 하부에 설치되는 두 개의 강자성체들 사이에 절연체를 삽입
하부 강자성체: 고정층, 자화 방향이 고정되어 있음
절연체: 터널링 자기저항 현상이 일어나도록 얇게 제조
상부 강자성체: 기록층, 전류 인가 방향에 따라 자화되는 방향이 결정 됨

▣ 데이터 저장

▪그림 (a)와 같은 방향으로 전류 인가➔상부 및 하부 강자성체의 자 화 방향 일치 : ‘0’ 저장

▪그림 (b)와 같은 방향으로 전류 인가➔상부 및 하부 강자성체의 자 화 방향이 반대 : ‘1’ 저장

▣ 데이터 읽기

▪두 강자성체들 간에 전류 인가

▪강자성체들 간의 자화 방향이 동일➔절연층 저항이 적어져 터널링 전류(tunneling current)가 흐르므로, 상하부 층 간의 전위차가 낮아짐 : ‘0’으로 인식

▪강자성체들 간의 자화 방향이 반대➔절연층 저항이 높아져 터널링 전류가 흐르지 않으므로, 상하부 층 간의 전위차가 높아짐 : ‘1’로 인식

[ 컴퓨터구조 ] 5.6.2 DDR SDRAM

러블리YZ — Wed, 15 Feb 2023 15:29:54 +0900

기억장치 랭크(memory rank)

▣ 기억장치 랭크

▪ 데이터 입출력 폭이 64비트가 되도록 구성한 기억장치 모듈 (다수의 기억장치 칩들로 구성)

▪ 기억장치 산업표준그룹(memory industry standard group)인 JEDEC에 의해 정의됨

x4 혹은 x8 조직의 칩들을 여러 개 사용하여 데이터 입출력 폭이 64비트가 되도록 함

[예] x4 조직의 SDRAM 사용➔16개를 병렬접속

x8 조직의 SDRAM 사용➔8개를 병렬접속

[예] x4 조직의 SDRAM 사용➔16개를 병렬접속

x8 조직의 SDRAM 사용➔8개를 병렬접속

▪ 기억장치 모듈은 주 기판(main board)의 기억장치 슬롯(memory slot) 에 장착

▪ 단면 모듈(single-side module): 기판의 한 면에만 칩들을 장착하며, 접속 핀(connection pin)들도 한 면에만 설치하거나 양면에 중복적으 로 설치 – SIMM(single in-line memory module)이라고도 부름

▪ 양면 모듈(double-side module): 기판의 양 면에 칩들을 장착하며, 접 속 핀들도 양면에 설치하여 많은 신호 입출력 가능 – DIMM(double in-line memory module)이라고도 부름

▣ 단일-랭크 모듈(single-rank module)

▪ 단면 모듈(SIMM) 상에 x8 조직의 SDRAM 8개를 병렬접속 하여 하나 의 랭크를 구성함으로써, 64비트 데이터가 한 번에 버스를 통하여 전 송되도록 구성한 기억장치 모듈

▪ 각 SDRAM 칩의 용량이 2Gbit(즉, 256M x 8비트)라면, SIMM의 전체 용량 = 256Myte x 8개 = 2GByte

▣ 2중-랭크 모듈(dual-rank module)
▪ 양면 모듈(DIMM)에서, x8 조직의 SDRAM들을 각 면에 8개씩 병렬 접속 하여 두 개의 랭크를 구성한 기억장치 모듈

▪ 각 SDRAM 칩의 용량이 2Gbit(즉, 256M x 8비트)라면, DIMM의 전체 용량 = 256Myte x 8개 x 2면 = 4GByte

▣ x4 조직의 SDRAM들을 사용하는 경우
▪ 16개를 병렬접속 하여 양면 모듈(DIMM)에 하나의 랭크를 구성

▪읽기 동작 시, 주소가 인가되면 각 칩에서 4비트씩 인출되어 전 체적으로 64비트가 데이터 버스로 전송

▪ 각 SDRAM 칩의 용량이 2Gbit(즉, 512M x 4비트)라면, DIMM의 전체 용량 = (512M x 4) x 16개 = 4GByte

▣ 4중-랭크 모듈(quad-rank module)

▪ x16 조직의 SDRAM 칩들을 사용

▪ 면당 두 랭크씩으로 구성
▪ 용량은 앞의 조직들과 동일

▣ 높은 신뢰도가 요구되는 서버 및 슈퍼컴퓨터의 경우,

▪데이터 8비트당 한 비트씩의 오류검출코드(error correction code: ECC) 추가
➔각 랭크의 입출력 데이터 폭 : (64 + 8) = 72비트

➔ 면당 9개의 칩들을 장착 각 SDRAM 칩의 용량이 2Gbit(즉, 256M x 8비트)라면, DIMM의 전체 용량 = 256Myte x 8개 x 2면 = 4GByte

[ 컴퓨터구조 ] 5.6 DDR SDRAM

러블리YZ — Wed, 15 Feb 2023 15:23:31 +0900

DDR SDRAM

▣ DDR SDRAM

▪ 기억장치의 액세스 속도는 CPU에 비하여 현저히 낮음

▪동영상 처리, 음성/영상 압축과 같은 대규모 데이터 처리 응용 증가 ➔주기억장치 병목 현상 심화

▪ 기억장치 액세스 및 데이터 전송률 향상 기술 개발

➢SDRAM

➢DDR SDRAM

SDRAM

▣ 동기식 DRAM(Synchronous DRAM: SDRAM)

▪ 액세스 동작들이 시스템 클록에 맞추어(동기화 되어) 수행되는 DRAM

[예] 읽기 동작

1. CPU는 한 클록 주기 동안에 시스템 버스를 통하여 주소와 읽기 신호 를 기억장치로 보낸 후, 그 결과를 기다리지 않고 내부적으로 다른 연 산을 수행

2. SDRAM은 주소와 읽기 신호를 받은 즉시 읽기 동작을 시작하며, 그 동작이 완료되면 시스템 버스 사용권을 획득한 후, 다음 클록 주기 동 안에 버스를 통하여 CPU로 데이터 전송

3 .CPU는 그 데이터를 받아서, 다음 연산을 수행

SDRAM의 내부 조직

▣ 다수의 뱅크(bank)들로 구성: 뱅크 별로 동시 액세스 가능

[예] 512Mbit SDRAM

▪ 4개의 16Mx8bit 뱅크들로 구성 : 4x16Mbyte = 64Mbyte
▪ 주소 비트 수 = 26, 최상위 2비트: 뱅크 선택(bank select)에 사용

▣ 행(row): 8K 개의 기억소자 배열(memory cell array)

▣ 각 배열에는 16Kbit (2KBytes) 씩 저장
▣ 칩의 입출력(데이터) 선의 수 : 8

➔ 행 주소(row addr) = 13비트, 열 주소(column addr) = 11비트

▣ 읽기 동작 시, 각 배열의 데이터(2KByte) 전체가 감지 증폭기(sense amplifier)로 이동 = ‘행 열기(opening the row)’ ➔ 그런 다음에, 열 주소에 의해 바이트(8 비트) 단위로 데이터 버스에 실림

▣ 버스트 모드(burst mode): 여러 바이트들을 연속적으로 전송하는 동작

▣ 버스트 길이(burst length): 각 버스트 동작 동안에 전송되는 데이터 바이 트들의 수

버스트 읽기 동작의 타이밍 도 (버스트 길이 = 4)

▣ CAS 지연(latency): CAS 신호와 열 주소가 들어온 순간부터 데이터 가 인출되어 버스에 실릴 때까지의 시간(주소 해독 및 액세스 시간)

▣ 버스트 모드의 효과: 버스 사용권을 한 번 획득한 후, 여러 클록 동 안 연속 전송 가능 (위 그림의 경우: 버스트 길이 = 4)

▣ 기억장치 모듈(memory module) 구성의 필요성

▪ SDRAM의 데이터 입출력 폭 = 8비트

▪ 단어 단위의 데이터 액세스를 위하여 여러 개의 SDRAM 칩들을 병렬로 접속하여 기억장치 모듈을 구성

[예] 64-비트 컴퓨터시스템을 위한 기억장치 모듈

▪ 8개의 64Mx8bit SDRAM 칩들을 병렬 접속
➔ 64비트씩 읽기/쓰기 가능한 512MByte 기억장치 모듈

▣ 기억장치 모듈 당 SDRAM 칩 한 개를 추가➔8-비트 길이의 ECC(error-correction code)를 같이 저장

512MB 기억장치 모듈의 모습

그림 5-33. 512MByte SDRAM 기억장치 모듈

(중간 소켓에 ECC 칩 추가 가능)

DDR SDRAM

▣ SDRAM 기억장치 모듈의 대역폭(bandwidth)을 향상시키기 위한 기술

▪ 대역폭: 단위 시간 당 전송되는 데이터 량, 단위: [bytes/sec]

▣ DDR(double data rate) SDRAM : 버스 클록 당 두 번의 데이 터 전송 (클록 펄스의 상승-에지 및 하강-에지에서 각각 전송)

[비교] SDRAM: SDR(single data rate) SDRAM에 해당

▣ DDR2 SDRAM : DDR SDRAM과 같으며, 버스 클록 주파수를 두 배로 높여 대역폭 향상

▣ 읽기 시간 비교 (예: 버스트 길이 = 8)

▪SDR @ 133 MHz [PC133]

➢버스 클록 = 133MHz

➢매 클록 주기(7.5ns)마다 64비트씩 전송

➢8번의 데이터 전송에 걸리는 시간 = CAS 지연(15ns) + (7.5nsx8) = 75ns

▪DDR @ 133 MHz [DDR-266]

➢상승 및 하강 에지에서 64비트씩 전송

➢8번의 데이터 전송에 걸리는 시간 = CAS 지연(15ns) + {(7.5ns/2)x8} = 45ns

▪DDR-2 @ 266 MHz [DDR-533]

➢버스 클록 = 266 MHz (주기 = 3.75ns)

➢상승 및 하강 에지마다 64비트씩 전송

➢8번의 데이터 전송에 걸리는 시간 = CAS 지연(15ns) + {(3.75ns/2)x8} = 30ns

➢데이터 전송시간(CAS 지연 제외) 비교 : 60ns (SDR)→30ns (DDR)→15ns (DDR-2)

▣ DDR 기술의 기본 원리

▪ 버스 클록의 상승 에지와 하강 에지에서 각각 데이터 전송
▪ 기억장치 제어기(memory controller) 및 버스 인터페이스 회로의 개선을 통하여 버스 클록 주파수 향상

★ DDR3 및 DDR4도 같은 원리를 적용하여 설계

▣ 기억장치 대역폭(memory bandwidth)

▪ 단위 시간 당 데이터 전송량

▪ 버스 폭(bus width) x 클록 주파수

[예] 데이터 버스 = 64비트, 버스 클록 주파수 = 100MHz

➔ 대역폭 : (100MHz x 64) / 8비트 = 800[Mbytes/sec]

SDR @133MHz : (133MHz x 64) / 8 = 1064[Mbytes/sec]

DDR @133MHz : (133MHz x 2 x 64) / 8 = 2128[Mbytes/sec]

DDR2 @266MHz : (266MHz x 2 x 64) / 8 =4256[Mbytes/sec]

▣ CAS 지연

▪ DDR (그림 5-34(b): SDRAM 칩의 CAS 지연 = 15ns 일 때, 클록 주기가 7.5ns이므로, CAS 지연 = 2주기

▪ DDR2 (그림 5-34(c)): f = 266MHz (클록 주기 = 3.75ns) → CAS 지연 = 4주기 (15ns / 3.75ns = 4주기)

▪ DDR3 및 DDR4에 사용되는 SDRAM 칩들의 CAS 지연 = 10ns

➢DDR3-1600 @800MHz : CAS 지연 = 8주기
➢DDR4-3600 @1800MHz : CAS 지연 = 16주기

[ 컴퓨터구조 ] 5.5.3 캐시 기억장치 (계속)

러블리YZ — Wed, 8 Feb 2023 02:53:12 +0900

큰 용량의 세트-연관 사상 캐시 조직의 예

▣ 큰 용량의 세트-연관 사상 캐시 조직의 예

▪ 주기억장치의 용량은 16M (224)바이트이다. 따라서 주기억장치의 주소는 24비트이고, 바이트 단위로 주소가 지정된다.

▪ 주기억장치는 4-바이트 크기의 블록들 4M (222)개로 구성되어 있다. 그리 고 단어의 길이는 한 바이트이다.

▪ 캐시의 용량은 64K (216)바이트이다.

▪ 주기억장치의 블록 크기가 4바이트이므로, 캐시 라인의 크기도 4바이트가 되며, 결과적으로 라인 수 m = 16K (214 )개가 된다.

▪ 2-way 세트-연관 사상 조직으로 가정한다. 따라서 세트의 수 v = 8K (213 ) 개 이다.

▣ 기억장치 주소 형식

▣ 각 세트가 공유하는 주기억장치 블록들

64KByte 크기의 2-way 세트-연관 캐시의 예

[참고] 16진수(Hexadecimal number)

교체 알고리즘

▣ 세트-연관 사상에서 주기억장치로부터 새로운 블록이 캐시로 적 재될 때, 만약 세트 내 모든 라인들이 다른 블록들로 채워져 있다면, 그들 중의 하나를 선택하여 새로운 블록으로 교체

▣ 교체 알고리즘 : 캐시 적중률을 극대화할 수 있도록 교체할 블록을 선택하기 위한 알고리즘

▪ 최소 최근 사용(Least Recently Used: LRU) 알고리즘 : 사용되지 않은 채로 가장 오래 있었던 블록을 교체하는 방식

▪ FIFO(First-In-First-Out: FIFO) 알고리즘 : 캐시에 적재된 지 가장 오래된 블 록을 교체하는 방식

▪ 최소 사용 빈도(Least Frequently Used: LFU) 알고리즘 : 참조되었던 횟수 가 가장 적은 블록을 교체하는 방식

▪ 임의(random) 알고리즘 : 임의로 선택해서 교체

쓰기 정책 (write policy)

▣ 캐시의 블록이 변경되었을 때, 그 내용을 주기억장치에 갱신 하는 시기와 방법의 결정

▣ 종류

1. Write-through : 모든 쓰기 동작들이 캐시로 뿐만 아니라 주기억장 치로도 동시에 수행되는 방식

[장점] 캐시에 적재된 블록의 내용과 주기억장치에 있는 그 블록의 내용이 항상 같다

[단점] 모든 쓰기 동작이 주기억장치 쓰기를 포함하므로, 쓰기 시간이 길어진다

2. Write-back : 캐시에서 데이터가 변경되어도 주기억장치에는 갱신 되지 않는 방식

[장점] 기억장치에 대한 쓰기 동작의 횟수가 최소화되고, 쓰기 시간 이 짧아진다

[단점] 캐시의 내용과 주기억장치의 해당 내용이 서로 다르다(데이터 불 일치 현상)

→캐시의 데이터가 수정된 적이 있는 경우에는, 블록을 교체할 때 주 기억장치에 갱신하는 동작이 선행되어야 하며, 그를 위해 각 캐시 라 인이 상태 비트(state bit)를 가지고 있어야 한다

[참고] 다중프로세서시스템에서의 데이터 불일치 문제

▣ 다중프로세서시스템에서의 데이터 불일치 문제(data inconsistency problem) : 주기억장치에 있는 블록의 내용과 캐시 라인에 적재된 블록의 내용이 서로 달라지는 문제

▣ 캐시 일관성 프로토콜(cache coherence protocol) 필요[예] MESI 프로토콜 : [제8장 4.3절]에서 설명함.

다중 캐시(multiple cache)

▣ 온-칩 캐시(on-chip cache) : 캐시 액세스 시간을 단축시키기 위하여 CPU 칩 내에 포함시킨 캐시 (아래 그림의 L1)

1) 계층적 캐시(hierarchical cache)

▣ 온-칩 캐시를 1차(L1) 캐시로 사용하고, 칩 외부에 더 큰 용량의 2차 (L2) 캐시를 설치하는 방식

▣ L2는 L1의 슈퍼-세트(super-set): L2 의 용량이 L1보다 크며, L1 의 모든 내용이 L2에도 존재

▣ 먼저 L1을 검사하고, 만약 원하는 정보가 L1에 없다면 L2를 검사하며, L2에도 없는 경우에는 주기억장치를 액세스

▣L1은속도가빠르지만용량이작기때문에,L2 보다적중률은더낮다

▣ 2-단계 캐시 시스템의 평균 기억장치 액세스 시간 :

Ta = H1 x TL1 + (H2 - H1) x TL2 + (1 - H2) x Tm
만약 H2가 L1에서 미스 된 액세스들에 대한 L2의 적중률이라면,

Ta= H1 xTL1 +(1-H1)H2 xTL2 +{1-H1-(1-H1)H2}xTm

분리 캐시 (split cache)

1) 분리 캐시 (split cache)

▪ 캐시를 명령어 캐시와 데이터 캐시로 분리
▪ 명령어 인출 유니트와 실행 유니트 간의 캐시 액세스 충돌 제거

▪ 대부분의 고속 프로세서들에서 사용

계층적 분리 캐시의 사례 : 인텔 이타늄(Itanium) 프로세서

멀티-코어 프로세서의 캐시 구조

▣ [예] 인텔 i7-990X 쿼드-코어 프로세서의 3-레벨 캐시 구조

[ 컴퓨터구조 ] 5.5.2 캐시 기억장치 (계속)

러블리YZ — Wed, 8 Feb 2023 02:45:10 +0900

완전-연관 사상

▣ 완전-연관 사상

▪ 주기억장치 블록이 캐시의 어떤 라인으로든 적재 가능

▪ 태그 필드 = 주기억장치 블록 번호
▪ 기억장치 주소 형식

▪ 직접 사상 캐시의 예에 완전-연관 사상 방식을 적용하면,

완전-연관 사상 캐시의 조직

완전-연관 사상 캐시의 장단점

[장점]

▪새로운 블록이 캐시로 적재될 때 라인의 선택이 매우 자유 롭다

▪지역성이 높다면, 적중률이 매우 높아진다

[단점]

▪캐시 라인들의 태그들을 병렬로 검사하기 위하여 가격이 높은 연관 기억장치(associative memory) 및 복잡한 주변 회로가 필요

[예제 5-3] 완전-연관 사상 캐시에서의 적중 검사 예

(1) 1011000 (2) 0010110 (3) 0000001 (4) 0111111

<풀이>
(1) 캐시 적중 : 현재 3번 라인에 적재되어 있음
(2) 캐시 미스 : 첫 번째 빈 라인인 5번 라인에 적재된다 (태그 = 00101, 데이터 = ‘assm’)
(3) 캐시 미스 : 라인 번호 순으로 6번 라인에 적재된다 (태그 = 00000, 데이터 = ‘abcd’)

(4) 캐시 적중 : 현재 1번 라인에 적재되어 있음

세트-연관 사상

▣ 세트-연관 사상

▪직접 사상과 완전-연관 사상의 조합
▪주기억장치 블록 그룹이 하나의 캐시 세트를 공유하며, 그 세트에는 두 개 이상의 라인들이 적재될 수 있음
▪ 캐시는 v 개의 세트(set)들로 나누어지며, 각 세트들은 k 개의 라인들로 구성 (k-way 세트-연관 사상 이라고 부름)

▪주기억장치블록이적재될수있는캐시세트의번호i :

i = j mod v

단, i : 캐시 세트의 번호
j : 주기억장치 블록 번호

v : 캐시 세트들의 수

▣ 기억장치 주소 형식

▪ 태그 필드와 세트 필드를 합한 (t+s)비트가 주기억장치의 2(t+s)블록들 중의 하나를 지정

▪ 그 블록이 적재될 수 있는 세트 번호: 세트 필드에 의해 지정

▪ 앞의 [예]에 2-way 세트-연관 사상 방식을 적용하는 경우의 주소 형식: (세트 수 = 8/2 = 4개)

▣ 세트 수 = 캐시 라인 수 (v = m) & 세트 내 라인의 수 k = 1 ➔직접 사상

▣ 세트 수 = 1 & 세트 내 라인의 수 = 캐시의 전체 라인 수 (k =m) ➔완전-연관사상

세트-연관 사상의 동작 원리

▣ 기억장치 주소의 세트 필드의 s 비트들을 이용하여 캐시 세 트들 중의 하나를 선택

▣ 주소의 태그 필드 내용과 그 세트 내의 태그들을 비교

▪ 일치하는 것이 있으면 (캐시 적중)
➔그 라인내의 한 단어를 w 비트에 의해 선택하여 인출

▪ 일치하는 것이 없다면 (캐시 미스) ➔

➢주기억장치를 액세스

➢세트 내 라인들 중의 한 라인에 새로운 블록을 적재 (교체 알고리즘 필요)

2-way 세트-연관 사상 캐시의 조직

2-way 세트-연관 사상 캐시의 예

[예] 주기억장치 용량 = 128( 27) 바이트
블록 크기 = 4 바이트→ 주기억장치 블록 수 = 128/4 = 32 개

캐시 크기 = 32 바이트, 라인 크기 = 4바이트

, 세트당라인수=2→캐시내세트의수 v=8/2=4개

세트-연관 사상의 예

[예제 5-4] 2-way 세트-연관 사상 캐시에서의 적중 검사

(1) 1011010 (2) 1110101 (3) 1000000 (4) 0001111

<풀이>

(1) 캐시 적중 : 현재 2번 세트의 두 번째 라인에 적재되어 있음

(2) 캐시 미스➔1번 세트의 두 번째 라인에 적재

(3) 캐시 미스➔0번 세트의 첫 번째 라인에 적재

(4) 캐시 적중 : 현재 3번 세트의 첫 번째 라인에 적재되어 있음

[ 컴퓨터구조 ] 5.5 캐시 기억장치

러블리YZ — Wed, 8 Feb 2023 02:36:49 +0900

캐시 기억장치

▣ 캐시 기억장치 사용 목적

▪ CPU와 주기억장치의 속도 차이로 인한 CPU 대기 시간을 최소화 시키 기 위하여 CPU와 주기억장치 사이에 설치하는 고속 반도체 기억장치

▣ 특징

▪ 주기억장치(DRAM)보다 액세스 속도가 더 높은 칩(SRAM) 사용

▪ 가격 및 제한된 공간 때문에 용량이 적다

▣ 캐시 적중(cache hit)

▪ CPU가 원하는 데이터가 캐시에 있는 상태

▣ 캐시 미스(cache miss)

▪ CPU가 원하는 데이터가 캐시에 없는 상태
▪ 이 경우에는 주기억장치로부터 데이터를 읽어옴

▣ 적중률(hit ratio)
▪ 캐시에 적중되는 정도(H)

▣ 캐시의 미스율(miss ratio) = (1 - H)

▣ 평균 기억장치 액세스 시간(Ta) :
Ta = H × Tc + (1 - H) × Tm
단, Tc는 캐시 액세스 시간, Tm은 주기억장치 액세스 시간

캐시 적중률과 평균 기억장치 액세스 시간의 관계

▣ 캐시의 적중률이 높아질수록 평균 기억장치 액세스시간은 캐시 액세스 시간에 접근

▣ 캐시 적중률은 프로그램과 데이터의 지역성(locality)에 따라 달라짐 CPU가 원하는 데 이터가 캐시에 있는 상태

지역성(locality)

▣ 시간적 지역성(temporal locality)

▪ 최근에 액세스된 프로그램이나 데이터가 가까운 미래에 다시 액세스 될 가능성이 높다

▣ 공간적 지역성(spatial locality)

▪ 기억장치내에 인접하여 저장되어 있는 데이터들이 연속적으로 액세스 될 가능성이 높다

▣ 순차적 지역성(sequential locality)

▪ 분기(branch)가 발생하지 않는 한, 명령어들은 기억장치에 저장된 순 서대로 인출되어 실행된다

캐시 설계에 있어서의 공통적인 목표

▣ 캐시 적중률의 극대

▣ 캐시 액세스 시간의 최소화

▣ 캐시 미스에 따른 지연 시간의 최소화

▣ 주기억장치와 캐시 간의 데이터 일관성 유지 및 그에 따른 오버헤드의 최소화

캐시의 크기 / 인출 방식

▣ 캐시의 크기(용량)

▪ 용량이 커질수록 적중률이 높아지지만, 비용이 증가
▪ 용량이 커질수록 주소 해독 및 정보 인출을 위한 주변 회로가 더 복잡해지기 때문에 액세스 시간이 다소 더 길어진다

▣ 인출 방식

▪ 요구 인출(demand fetch) 방식

➢필요한 정보만 인출해 오는 방법

▪ 선인출(prefetch) 방식
➢필요한 정보 외에 앞으로 필요할 것으로 예측되는 정보도 미리 인출

➢지역성이 높은 경우에 효과가 크다.

주기억장치와 캐시의 조직

* 주기억장치 블록(K개의 단어들로 구성) : 하나의 캐시 라인(cache line)에 적재

▣ 블록(block)

▪ 주기억장치로부터 동시에 인출되는 정보들의 그룹 ▪주기억장치용량=2n 단어,블록=K단어

➢블록의 수 = 2n/K 개

▣ 라인(line)

▪ 캐시에서 각 블록이 저장되는 장소

▣ 태그(tag)

▪ 라인에 적재된 블록을 구분해주는 정보

사상 방식

▣ 사상 방식

▪ 각 주기억장치 블록이 어느 캐시 라인에 적재될 것인 지를 결정해 주는 방식으로서, 캐시 내부 조직을 결정

➢직접 사상(direct mapping)
➢완전-연관 사상(fully-associative mapping)

➢세트-연관 사상(set-associative mapping)

▣ 직접 사상

▪ 각 주기억장치의 블록이 지정된 하나의 캐시 라인으로만 적재됨

▪ 주기억장치 주소 형식

➢태그 필드(t 비트) : 태그 번호(라인에 적재되어 있는 블록의 번호)

➢라인 번호(l 비트) : 캐시의 m = 2l 개의 라인들 중의 하나를 지정

➢단어필드(w비트):각블록내2w 개단어들중의하나를구분

▪주기억장치의블록j가적재될수있는캐시라인의번호i : i = j mod m

단, j:주기억장치블록번호,m:캐시라인의전체수

라인을 공유하는 주기억장치 블록들

▣각캐시라인은2t 개의블록들에의하여공유
▣ 같은 라인을 공유하는 블록들은 서로 다른 태그를 가짐

직접 사상 캐시의 조직

직접 사상 캐시의 동작 원리

▣ 캐시로 기억장치 주소가 보내지면, 그 중 l 비트의 라인 번호 를 이용하여 캐시의 라인을 선택

▣ 선택된 라인의 태그 비트들을 읽어서 주소의 태그 비트들과 비교

▪ 두 태그값이 일치하면(캐시 적중) ➔ 주소의 w 비트들을 이용하여 라 인내의 단어들 중에서 하나를 인출하여 CPU로 전송

▪ 태그값이 일치하지 않는다면(캐시 미스)

➢주소를 주기억장치로 보내어 한 블록을 액세스

➢인출된 블록을 지정된 캐시 라인에 적재하고, 주소의 태그 비트들을 그 라인의 태그 필드에 기록

➢만약 그 라인에 다른 블록이 이미 적재되어 있다면, 그 내용은 지워지고 새로이 인출된 블록을 적재하고 태그도 갱신

직접 사상 캐시의 예

▪ 주기억장치 용량 = 128( 27) 바이트
▪ 주기억장치 주소 = 7 비트 (바이트 단위 주소 지정) ▪ 블록 크기 = 4 단어 = 4 바이트

→ 주기억장치는 128/4 = 32 개의 블록들로 구성 ▪ 캐시 용량 = 32 바이트

▪ 캐시 라인 크기 = 4 바이트 (블록 크기와 동일) ▪전체캐시라인의수, m=32/4=8개

➔기억장치 주소 형식

▣ 각 기억장치 블록이 공유하게 될 캐시 라인 번호

i = j mod 8

[예제 5-2] 직접 사상 캐시에서의 적중 검사 예

(1) 0101000 (2) 0001101 (3) 1110111 (4) 1011010

<풀이>
(1)캐시 미스→2번 라인의 데이터 필드 : ‘info’, 태그 : 01

(2)캐시 적중 : 3번 라인에 적재되어 있음
(3)캐시 미스→5번 라인의 데이터 필드 : ‘tech’, 태그 : 11

(4)캐시 적중 : 6번 라인에 적재되어 있음

[참고: 단어 필드의 값 이 ’10’이므로, 만약 읽기 동작이라면 ‘arch’ 중에서 세 번째 단어인 ‘c’가 CPU로 읽혀진다.]

직접 사상 캐시의 장단점

[장점]
▪ 하드웨어가 간단하고, 구현 비용이 적게 든다

[단점]

▪ 각 주기억장치 블록이 적재될 수 있는 캐시 라인이 한 개 뿐이기 때문 에, 그 라인을 공유하는 다른 볼록이 적재되는 경우에는 overwrite되 거나 swap-out 됨

[ 컴퓨터구조 ] 5.4 기억장치 모듈의 설계

러블리YZ — Mon, 6 Feb 2023 23:54:46 +0900

기억장치 모듈의 설계

▣ 기억장치 모듈이란?

▪기억장치 칩의 데이터 I/O 비트 수가 컴퓨터의 단어 길이보다 적은 경우

➔여러 개의 칩들을 병렬로 접속하여 기억장치 모듈을 구성 (한 번에 한 단어씩 액세스할 수 있도록 하기 위해...)

▪ 단어의 길이 = N비트, 기억장치 칩의 데이터 I/O 비트 수 = B 라면,➔N/B 개의 칩들을 병렬 접속!!

[예] N = 8일 때, 16×4비트 RAM 칩들을 이용한 기억장치 모듈의 설계

➢방법 : 2개의 RAM 칩들을 병렬 접속
➢모듈의 용량 : (16×4) × 2개 = 16×8비트 = 16바이트

➢주소 비트(4개: A3∼A0) : 두 칩들에 공통으로 접속
➢칩 선택(Chip Select: CS) 신호도 두 칩들에 공통으로 접속

➢주소 영역 : 0000 ∼ 11112

16×4비트 RAM 칩들을 이용한 16×8비트 기억장치 모듈

[예] 1K×8비트 RAM 칩들을 이용한 1K×32비트 기억장치 모듈의 설계

➢방법 : 4 개의 RAM 칩들을 병렬 접속
➢모듈의 용량 : (1K×8) × 4 개 = 1K×32비트 = 1Kword

➢주소 비트(10개: A9∼A0) : 모든 칩들에 공통으로 접속

➢주소 영역 : 000H ∼ 3FFH (단, H는 16진수 표시)

➢데이터 저장 : 동일한 기억장치 주소에 대하여 칩 당 (32비트들 중의) 8 비 트씩 분산 저장

1K×32 비트 기억장치 모듈

[참고] 16진수(Hexadecimal number)

기억장치 모듈의 설계 (계속)

▣ 필요한 기억 장소의 수가 각 기억장치 칩의 기억 장소 수보다 많은 경우➔여러 개의 칩들을 직렬 접속하여 기억장치 모듈을 구성

16×4비트 RAM 칩들을 이용한 32×4비트 기억장치 모듈

▣ 각 RAM에 지정되는 주소 영역

4K x 8비트 기억장치 모듈

▣ 기억장치 모듈의 설계 순서

1. 컴퓨터시스템에 필요한 기억장치 용량 결정

2. 사용할 칩들을 결정하고, 주소 표(address table; address map이라고도 함)를 작성

3. 세부 회로 설계

예] 8-비트 마이크로컴퓨터를 위한 기억장치의 설계

필요 용량 : 1KByte ROM, 2KByte RAM
주소 영역 : ROM = 0번지부터, RAM = 800H 번지부터
사용 가능한 칩들 : 1K×8bit ROM, 512×8bit RAMs
기억장치주소표(memoryaddressmap)

8-비트 마이크로컴퓨터를 위한 기억장치 설계의 예

[ 컴퓨터구조 ] 5.3 반도체 기억장치

러블리YZ — Mon, 6 Feb 2023 23:45:06 +0900

RAM (random access memory)

▣ 자기 코어 기억장치

▪ 초기 컴퓨터에서 많이 사용됨

▪ 미세 전자공학의 발전과 더불어 자키 코어 기억장치가 사라짐

▪ 최근에는 거의 모든 컴퓨터시스템에서 주기억장치 소자로서 반도체 기억장치 칩들이 사용되고 있음

▣ RAM 특성

▪ RAM = 반도체 기억장치
▪ 임의 액세스 방식
▪ 반도체 집적회로 기억장치(semiconductor IC memory)

▪ 데이터 읽기와 쓰기가 모두 가능
▪ 휘발성(volatile) : 전원 공급이 중단되면 내용이 지워짐

1K x 8비트 RAM 칩과 제어 신호들

제조기술에 따른 분류

▣ DRAM (Dynamic RAM)

▪ 캐패시터(capacitor)에 전하(charge)를 충전하는 방식으로 데이터를 저장하는 기억 소자들(memory cells)로 구성→집적 밀도가 높다

▪ 데이터의 저장 상태를 유지하기 위하여 주기적인 재충전(refresh) 필요

▪ 집적 밀도가 더 높으며, 같은 용량의 SRAM 보다 비트당 가격이 더 저렴

▪ 용량이 큰 주기억장치로 사용

▣ SRAM (Static RAM)

▪ 기억 소자로서 플립-플롭(flip-flop)을 이용 → 집적 밀도가 낮다
▪ 전력이 공급되는 동안에는 재충전 없이도 데이터 계속 유지 가능

▪ DRAM보다 다소 더 빠르다
▪ 높은 속도가 필요한 캐시 메모리로 사용

64-bit RAM의 내부 조직 예[I] : 8 x 8 비트 조직

▣ 8비트로 이루어진 8개의 기억 장소들로 구성

▣ 주소 비트 수 = 3, 데이터 입출력 선의 수 = 8

용량에 따른 주소 비트 수

[예] 8Kbit RAM

▪1Kx8비트 조직인 경우, 주소 = 10비트 필요

[예] 1Mbit RAM

▪128Kx8비트 조직인 경우, 주소 = 17비트 필요

[예] 1Gbit RAM

▪128Mx8비트 조직인 경우, 주소 = 27비트 필요

64-bit RAM의 내부 조직 예[II] : 16 x 4 조직

▣ 4 비트로 이루어진 16 개의 기억 장소들로 구성

▣ 주소 비트 수 = 4, 데이터 입출력 선의 수 = 4

용량에 따른 주소 비트 수

[예] 8Kbit RAM

▪2Kx4비트 조직인 경우, 주소 = 11비트 필요

[예] 1Mbit RAM

▪256Kx4비트 조직인 경우, 주소 = 18비트 필요

[예] 1Gbit RAM

▪256Mx4비트 조직인 경우, 주소 = 28비트 필요

64-bit RAM의 내부 조직 예[III] : 64 x 1 조직

▣ 한 비트 씩 저장하는 64 개의 기억 장소들로 구성

▣6개의주소비트들이필요(26 =64)
▪ 상위 3 비트들은 8개의 행(row)들 중에서 한 개를 선택하고,

▪ 하위 3 비트들은 8개의 열(column)들 중에서 한 개를 선택

▣ 두 개의 3 × 8 해독기 필요

▣ 데이터 입출력 선의 수 = 1

64-bit RAM의 내부 조직 예[III] : 64 x 1 조직

용량에 따른 주소 비트 수

[예] 8Kbit RAM

▪8Kx1비트 조직인 경우, 주소 = 13비트 필요

[예] 1Mbit RAM

▪1Mx1비트 조직인 경우, 주소 = 20비트 필요

[예] 1Gbit RAM

▪1Gx1비트 조직인 경우, 주소 = 30비트 필요

RAM 내부 조직의 예[IV] : 16M x 4 조직 (64Mbit)

▣ 기억 소자들이 4096 × 4096 × 4비트 형태로 배열

▪ 4096개의 열과 4096개의 행들로 이루어진 장방형 구조
▪ 각 기억 장소에는 4개의 데이터 비트들을 저장

▣ 기억 장소의 수 = 16M 개
➔전체 24비트의 주소 선들이 필요

❖RAS(Row Address Strobe) 신호와 CAS(Column Address Strobe) 신호 를 이용하여, 칩으로 실제 입력되는 주소 비트(선)의 수는 12개만 되도 록함

RAM 내부 조직의 예[IV] : 16M x 4 조직 (64Mbit)

▣ 기억장치 제어기(memory controller)

▪ CPU가 생성한 주소를 행 주소와 열 주소로 나누어 순차적으로 DRAM 으로 전송하고, 그에 맞추어 RAS 및 CAS 신호를 발생시키는 하드웨어 모듈

▣ RAS(Row Address Strobe) 신호

▪행 주소를 가리키는 제어 신호

▣ CAS(Column Address Strobe) 신호

▪열 주소를 가리키는 제어 신호

16M x 4비트 (64Mbit) RAM의 내부 조직

DRAM 읽기 동작의 타이밍도

64M(16Mx4) bit DRAM 패키지의 입출력 핀 구성

ROM (Read Only Memory)

▣ 영구 저장이 가능한 반도체 기억장치

▣ 읽는 것만 가능하고, 쓰는 것은 불가능

▣ 아래 내용들의 저장에 사용

▪ 시스템 초기화 및 진단 프로그램
▪ 빈번히 사용되는 함수들을 위한 서브루틴들

▪ 제어 유니트의 마이크로프로그램

ROM의 종류

▣ PROM(Programmable ROM)

▪ 사용자가 한 번은 쓰는 것이 가능한 ROM
▣ EPROM(Erasable Programmable ROM)

▪자외선을이용하여내용을지우는것이가능한PROM. 여러번쓰기가가능

▣ EEPROM(Electrically Erasable PROM)

▪ 전기적으로 지울 수 있는 EPROM. 데이터 갱신 횟수 제한(수만 번 정도)

▣ 플래시 메모리(flash memory)

▪ NAND형: 페이지(2KB/4KB) 단위 읽기/쓰기 가능, 블록(64/128페이지) 단 위 삭제, [비교: NOR형은 바이트 단위 읽기/쓰기 가능]

▪EEPROM에 비하여 삭제 시간이 더 빠르고, 집적 밀도도 더 높음

▪ 삭제 횟수 제한(100,000~1,000,000회)
▪ 하드 디스크를 대체하는 SSD(solid-state drive)의 구성요소
▪ 6.3절에서 자세히 설명

[ 컴퓨터구조 ] 5.2 계층적 기억장치시스템

러블리YZ — Mon, 6 Feb 2023 23:35:46 +0900

계층적 기억장치시스템

▣ CPU와 기억장치 사이의 속도 격차 문제

▪ 컴퓨터시스템의 성능에 가장 중요한 영향일 미치는 요소는 CPU 임

▪ CPU가 아무리 빠르더라도 기억창지가 느리다면, CPU는 명령어나 데 이터를 액세스하는 과정에서 많은 시간을 기다리게 되어 시스템 성능 이 저하될 수밖에 없음

▪ 최근 기억장치 제조 기술의 발전으로 인하여 반도체 기억장치의 속도 가 계속 높아지고는 있지만 CPU의 속도는 더욱 향상되고 있기 때문에, 속도 격차는 줄어들지 않고 있음

▣ 계층적 기억장치시스템이란?

▪기억장치들은 유형에 따라 기능, 속도, 용량 및 가격이 매우 다양함
▪ 컴퓨터시스템에서 기억장치는 속도뿐 아니라 다른 측면들도 함께 고려하여 구성되어야 함

▪ 계층적 기억장치시스템이란 속도, 가격 및 크기가 다양한 기억장치들 을 계층적으로 설치함으로써 성능대 가격비(performance/cost ratio) 를 높이는 시스템 구성 방식

▣ 계층적화의 필요성 및 효과

▪ 필요성
➢기억장치들은 속도, 용량 및 가격 측면에서 매우 다양

➢적절한 성능(속도), 용량 및 가격의 기억장치 구성 필요

▪효과
➢기억장치시스템의 성능 대 가격비(performance/cost ratio) 향상

▣ 기억장치 특성

▪ 액세스 속도가 높아질수록, 비트당 가격은 높아진다

▪ 용량이 커질수록, 비트당 가격은 낮아진다
▪ 용량이 커질수록, 액세스 시간은 길어진다

▣ 컴퓨터 설계의 목표에 따른 기억장치 구성

▪ 성능 향상이 목표인 경우
➢가격이 비싸고 용량은 적더라도 액세스 속도가 높은 기억장치 사용

▪ 용량도 증가시키고 동시에 비용도 낮추기를 원하는 경우

➢액세스 속도가 낮은 기억장치도 사용할 수 밖에 없음

▣ 계층적 기억장치시스템의 기본 구성 개념

▪첫 번째 계층 기억장치
➢속도가 빠르지만 가격은 높은 기억장치 사용

▪두 번째 계층 기억장치
➢속도는 느리지만 가격이 낮은 기억장치 사용

2-단계 계층적 기억장치

▣ 2-단계 계층적 기억장치(1단계: 고속, 소용량 / 2단계: 저속, 대용량)
▪ [원리] 원하는 데이터가 첫 번째 계층 기억장치(ML1)에 있다면 즉시 액세스하고, 만약 없다면 두 번째 계층의 기억장치(ML2)를 액세스하는 방식

[예] 첫번째계층기억장치의액세스시간=10ns
두 번째 계층 기억장치의 액세스 시간 = 100ns
액세스할 정보가 첫 번째 계층 기억장치에 있을 확률 = 50 %

➢평균 기억장치 액세스 시간 = (0.5 × 10ns) + (0.5 × 100ns) = 55ns

지역성의 원리 (principle of lacality)

▣ 지역성의 원리

▪ 프로그램이 처리되는 과정에서 기억장치 액세스들이 특정 영역에 집 중되는 현상

➢이유: 일반적으로 프로그램이 반복 루프들과 서브루틴들을 포함하고 있 기 때문

▪ 짧은 시간을 기준으로 보면, 프로세서가 기억장치의 한정된 몇 위치들 을 집중적으로 액세스하면서 작업을 수행

▪프로그램이 실행되는 동안, 지역성의 원리에 의해 첫 번째 계층의 기 억장치에 대한 액세스 횟수가 두 번째 계층의 기억장치에 대한 액세스 보다 훨씬 더 많음

➔평균 기억장치 액세스 시간 단축

기억장치 계층

▣ 기억장치 계층

▪ 상위 층으로 갈수록
➢ 비트당 가격이 높아지고, 용량은 감소하며,
➢액세스 시간이 짧아지고, CPU에 의한 액세스 빈도는 상승

▪ 하위 계층으로 내려갈수록
➢용량이 더 커지고,
➢비트당 가격은 떨어지며,
➢지역성의 원리로 인하여 액세스 빈도는 더 낮아진다.

▣ 캐시 메모리 (cache memory)

▪ 주기억장치의 액세스 속도가 CPU에 비하여 현저히 느리기 때문에 주 기억장치로부터 데이터를 읽어오는 동안에 CPU가 오랫동안 기다려야 하므로, 그에 따른 성능 저하를 줄이기 위하여 CPU와 주기억장치 사 이에 설치하는 고속의 반도체 기억장치

▣ 내부 기억장치 (internal memory)

▪CPU가 직접 액세스 할 수 있는 기억장치들
▪ CPU가 주소를 발생하고, 그 주소에 의해 지정된 기억장치로부터 데이터를 읽거나 쓰는 동작을 CPU가 직접 수행할 수 있음

▪ [예시] CPU 레지스터, 캐시 메모리, 주기억장치

▣ 외부 기억장치 (external memory)

▪ CPU가 직접 액세스할 수 없고, 장치 제어기(device controller)를 통해 서만 액세스할 수 있는 기억장치들

▪ [예시] 하드 디스크, SSD, CD-ROM

▪ 각 저장장치의 제어기 혹은 I/O 프로세서를 통해서만 데이터 저장 및 검색이 가능함

▪ 이와 같은 장치들을 2차 기억장치(secondary memory) 또는 보조저장 장치(auxiliary storage device)라고 부름

▪ 이 저장장치들에는 주로 프로그램 파일들과 데이터 파일들이 저장되 며, 바이트나 단어 단위가 아닌, 블록(block)이나 페이지(page) 단위로 만 액세스 할 수 있음

▣ 계층적 기억장치시스템 구성

▪ 하위 계층으로 내려갈수록 용량이 더 커지고 비트당 가격은 떨어지는 반면에, 지역성의 원리로 인하여 액세스 빈도가 더 낮아짐

▪ 즉, 하위 계층의 기억장치들은 속도가 느리지만 액세스 빈도는 낮으며, 더 많이 액세스되는 상위 계층의 기억장치들은 속도가 빠르기 때문에, 전체적으로 평균 기억장치 액세스 시간은 더 짧아지게 됨

▪ 결과적으로, 계층적 방식을 이용함으로써 더 적은 비용으로, 더 빠르 고, 더 큰 용량의 기억장치시스템을 구성할 수 있게 됨

[ 컴퓨터구조 ] 5.1 기억장치의 분류와 특성

러블리YZ — Mon, 6 Feb 2023 23:27:42 +0900

기억장치의 분류와 특성

▣ 기억장치

▪ 모든 컴퓨터시스템들은 프로그램과 데이터를 저장하기 위한 장치를 가지고 있음

➢주기억장치(main memory)

➢보조저장장치(auxiliary storage device)

▪ 최근 CPU와 기억장치들 간의 속도 차이가 커지고 필요한 저장 용량이 증가함에 따라, 시스템 성능을 향상시키고 가격대성능비를 개선하기 위하여 다양한 유형의 기억장치들을 시스템에 포함시키고 있음

➢기억장치는 내부 기억장치(internal memory)와 외부 기억장치(external memory)로 구성됨

▣ 기억장치의 분류와 특성 및 용어들에 대해서 학습

▪해당 차시에서는 먼저 기억장치의 분류와 특성 및 용어들에 대하여 살 펴봄

▪ 컴퓨터시스템은 프로그램과 데이터를 저장하기 위하여 기억장치를 가 지고 있음

▪ CPU가 어떤 정보를 기억장치에 쓰거나 기억장치로부터 읽는 동작을 액세스(access)한다고 말함

▪기억장치는 제조 공정과 재료 및 조직에 따라 액세스하는 방법도 달라 짐

▣ 기억장치의 액세스 유형

1 순차적 액세스(sequential access)

➢기억장치에 저장된 정보들을 처음부터 순서대로 액세스 하는 방식

➢[예시] 자기 테이프(magnetic tape) 저장장치

➢저장되는 모든 정보는 테이프의 처음 위치에서 시작하여 연속적으로 위 치함

➢그 내용들은 내부적으로 레코드(record)라고 불리는 정보 단위로 분리되 어 저장

➢각 레코드는 고유의 주소를 가짐

➢테이프 내 임의의 위치에 저장된 특정 정보를 읽기 위해서는 그 위치에 도달할때까지 앞부분의 테이프를 모두 통과함. 따라서, 정보가 저장된 위 치에 따라 액세스 시간이 달라짐.

2 직접 액세스(direct access)

➢읽기/쓰기 장치가 각 레코드(혹은 블록)의 근처로 직접 이동한 후에 순차 적 검색(sequential searching)을 통하여 최종 위치에 도달하는 방식

➢이 방식에서도 액세스 시간은 정보의 저장 위치에 따라 가변적

➢자기 디스크와 CD-ROM, DVD 등이 직접 액세스 방식을 이용함

3 임의 액세스(random access)

➢기억 장소들이 임의로 선택될 수 있으며, 기억장치 내의 어떤 위치든 액 세스에 걸리는 시간이 동일한 방식

➢기억장치 내의 모든 저장 장소들은 고유의 주소를 가지고 있음

➢별도의 읽기/쓰기 회로를 가지고 있음

➢어떤 위치든 임의로 선택될 수 있고, 직접 주소지정 되고, 액세스될 수 있 음

➢결과적으로 액세스에 걸리는 시간이 동일함

4 연관 액세스(associative access)

➢각 기억 장소에 포함된 키(key) 값의 검색을 통하여 액세스할 위치를 찾 아내는 방식

➢임의 액세스의 변형으로서, 각 기억 장소에는 키 값에 해당하는 비트들이 데이터와 함께 저장되어 있음

➢액세스 요구(access request)에는 주소 대신에 원하는 비트 패턴이 포함되 어 있는데, 그 비트들과 각 기억 장소의 키 비트들을 이용하여, 일치하는 기억 장소의 데이터가 읽혀져 출력됨

➢해당 유형의 기억장치는 회로가 복잡하고 가격이 매우 높기 때문에 특수 한 용도로만 사용됨

▣ 기억장치 시스템 설계 시 고려할 사항

▪ 용량(capacity)
➢기억장치 용량을 나타내는 단위는 바이트(1 byte = 8 bits) 혹은 단어(word)임

➢일반적으로 단어 길이는 8, 16, 32, 혹은 64비트

➢단어의 길이는 CPU가 실행할 명령어의 길이 혹은 내부 연산에서 한 번에 처리활 수 있는 데이터 비트의 수와 같음

▪ 액세스 속도(assess speed)

▣ 전송 단위(unit of transfer)

▪ 한 번의 기억장치 액세스에 의해 읽거나 쓸 수 있는 비트 수

▪ 주기억장치

➢단어(word) 단위

▪ 보조저장장치
➢블록(512 바이트 혹은 1K 바이트) 단위

▣ 주소지정 단위(addressable unit)

▪ 주소가 지정된 각 기억 장소 당 저장되는 데이터 길이

▪ 바이트 단위 혹은 단어 단위

▪ CPU가 발생하는 주소 비트의 수 A와 주소지정 될 수 있는 기억 장소 들의 수 N과의 관계는 2A=N이다.

▣ 액세스 속도와 관련된 파라미터들

▪ 액세스 시간(access time)
➢주소와 읽기/쓰기 신호가 기억장치에 도착하는 순간부터 데이터가 저장되거나 읽혀지는 동작이 완료되는 순간까지의 시간을 말함

➢임의 액세스 기억장치의 경우에는 액세스 시간이 모든 기억 장소들에 대 하여 동일하지만, 순차적 혹은 직접 액세스 기억장치의 경우에는 데이터 가 저장되어 있는 위치에 따라 달라짐

▪ 기억장치 사이클 시간(memory cycle time)
➢이 시간은 액세스 시간과 다음 액세스를 시작하기 위해 필요한 동작에 걸리는 추가적인 시간을 합한 시간이다.

➢추가적인 시간 = 읽기 동작 후에 정보가 소멸되는 저장장치인 경우 그것 을 복원시키는 데 걸리는 시간

▪ 데이터 전송률(data transfer rate)

➢기억장치로부터 초당 읽혀지거나 쓰여질 수 있는 비트 수를 말함

➢(1/액세스 시간) x (한 번에 읽혀지는 데이터 비트 수)에 의해 구함

➢[예] 액세스 시간 = 100ns, 액세스 단위 = 32비트인 경우,

데이터 전송률 = (1/100ns) x 32/8 = 40[MBytes/sec]

▣ 기억장치의 제조 재료에 따른 유형

▪ 반도체 기억장치(semiconductor memory)

➢반도체 물질인 실리콘(Si) 칩을 이용한 기억장치

➢예: RAM, ROM, 플래시 메모리

▪ 자기-표면 기억장치(magnetic-surface memory)

➢자화 물질로 코팅된 표면에 정보를 저장하는 기억장치

➢예: 디스크

▣ 데이터를 저장하는 성질에 따른 유형

▪ 휘발성 기억장치(volatile memory)
➢전원 공급이 중단되면 내용이 지워지는 기억장치

➢예: RAM

▪ 비휘발성 기억장치(nonvolatile memory)

➢전원 공급에 관계없는 영구 저장장치

➢예: ROM, 디스크, SSD

▣ 삭제불가능 기억장치(non-erasable memory)

▪ 내용 변경이 불가능한 기억장치

▪ 예: ROM

[ 컴퓨터구조 ] 4.5 마이크로프로그램의 순서 제어

러블리YZ — Mon, 6 Feb 2023 23:20:03 +0900

마이크로프로그램의 순서 제어

▣ 명령어 실행 제어

▪ 제어 유니트가 명령어의 실행을 제어한다는 것은
▪ 제어 기억장치에 저장된 해당 마이크로명령어들을 순서대로 인출하는동작이라고 할 수 있음

▪ 즉, 각 마이크로명령어를 읽어서 연산 필드에 있는 비트들을 출력시키 면, 그 비트들 자체가 제어 신호들이 됨

▣ 순서 제어 (sequencing)

▪ 다음에 실행할 마이크로명령어의 주소를 결정하는 기능

▣ CAR

▪ 다음에 인출할 마이크로명령어의 제어 기억장치 주소를 가지고 있음

▪ CPU가 처음 동작을 시작하는 순간 ➢ CAR = 0

➢인출 사이클 루틴의 첫 번째 마이크로명령어를 인출하면서 마이크로프로그램 실행이 시작됨

▣ MUX1
▪ 다음에 실행할 마이크로명령어의 주소 선택

▣ MUX2
▪ 조건 플래그를 선택하여 주소선택 회로로 전송

순서제어 회로가 포함된 제어 유니트의 구성도

주소 선택 회로의 입력 및 출력 신호들

주소 선택 방법

▣ 주소 선택 방법

▪ BR = 00 (JUMP) 혹은 01 (CALL)일 때,

C = 0, 다음 위치의 마이크로명령어 선택

C = 1, 주소 필드(ADF)가 지정하는 위치로 점프(jump) 혹은 호출(call) (단, 호출 시에는 CAR 내용을 SBR에 저장)

▪ BR = 10 (RET)일 때는 SBR 내용을 CAR로 적재 : 복귀

▪BR = 11 (MAP)일 때는 사상 결과를 CAR에 적재

제어 신호의 생성

▣ 제어 기억장치로부터 인출된 마이크로명령어 내 연산 필드 의 비트들이 제어 유니트의 외부로 출력되어, 각각 제어 신호 로 사용됨

▣ 출력되는 비트들이 각각 하나의 제어 신호로 사용된다면, 연 산 필드들에 해당하는 제어 신호들만 발생할 수 있음

▪ 제어 신호 부족 현상 초래

(1) 수직적 마이크로 프로그래밍

▣ Vertical microprogramming

▣ 마이크로명령어의 연산 필드에 적은 수의 코드화된 비트들 (encoded bits)을 포함시키고, 해독기를 이용하여 그 비트들 을 필요한 수 만큼의 제어 신호들로 확장하는 방식

[장점] 마이크로명령어의 길이(비트 수) 최소화 →제어 기억장치 용량 감소

[단점] 해독 동작에 걸리는 만큼의 지연 시간 발생

수직적 마이크로프로그래밍에서의 제어 신호 발생 방법

(2) 수평적 마이크로 프로그래밍

▣ Horizontal microprogramming

▣ 연산 필드의 각 비트와 제어 신호를 1:1로 대응시키는 방식

▣ 필요한 제어 신호 수만큼의 비트들로 이루어진 연산필드 비 트들이 마이크로명령어에 포함되어야 함

[장점] 하드웨어가 간단하고, 해독에 따른 지연 시간이 없음

[단점] 마이크로명령어의 비트 수가 길어지기 때문에 제어 기억 장치의 용량이 증가

[ 컴퓨터구조 ] 4.4 마이크로프로그래밍

러블리YZ — Mon, 6 Feb 2023 23:13:39 +0900

마이크로프로그래밍

▣ 마이크로프로그래밍

▪ 지난 차시에서 공부한 마이크로명령어 형식을 이용하여 몇 가지 루틴 들을 작성해 봄

▪ 마이크로명령어 형식을 이용하여 마이크로프로그래밍을 통해 작성할 수 있는 루틴의 종류는 총 3가지

➢인출 사이클 루틴

➢간접 사이클 루틴

➢실행 사이클 루틴

▣ 인출 사이클 루틴

▪2진 비트 패턴

▣ 간접 사이클 루틴

▪ 어떤 명령어가 간접 주소지정 방식을 사용하는 경우에는 명령어 내의 I비 트가 ‘1‘로 세트됨

▪ 이 경우 실행 사이클의 시작 부분에서 간접 사이클 루틴을 호출하여 기억 장치로부터 실제 오퍼랜드 주소를 읽어와야 함

▪ 일반적으로 간접 사이클 루틴은 인출 사이클 루틴의 다음 위치인 4번지 부터 저장

▣ 간접 사이클 루틴

▪2진 비트 패턴

▣ 실행 사이클 루틴

▪ 사상 방식을 이용하여 각 연산 코드에 대한 실행 사이클 루틴의 시작 주소를 결정하고, 각 명령어 실행을 위한 루틴을 작성

▪ 각 연산 코드에 대한 사상의 결과

각 명령어에 대한 실행 사이클 루틴들

[ 컴퓨터구조 ] 4.3 마이크로 명령어의 형식

러블리YZ — Mon, 6 Feb 2023 23:07:53 +0900

마이크로 명령어의 형식

▣ 연산 필드가 두 개이면, 두 개의 마이크로-연산들을 동시에 수행 가능

▣ 조건(CD) 필드는 분기에 사용될 조건 플래그를 지정

▣ 분기(BR) 필드는 분기의 종류와 다음에 실행할 마이크로명 령어의 주소를 결정하는 방법을 명시

▣ 주소 필드(ADF)의 내용은 분기가 발생하는 경우에 목적지 마이크로명령어의 주소로 사용

마이크로연산들에 대한 2진 코드 및 기호 [예]

▣ ‘연산필드 1’에 위치할 마이크로-연산들

▣ ‘연산필드 2’에 위치할 마이크로-연산들

조건 필드의 코드 지정

▣ 조건 필드

▪ 두 비트로 구성되며, 분기의 조건으로 사용
➢U : 무조건 분기
➢I : 만약 I = 1이면, 간접 사이클 루틴을 호출
➢S : 누산기에 저장된 데이터의 부호가 1이면, 분기

➢Z : 누산기에 저장된 데이터가 0 (Z=1)이라면, 분기

▣ 분기 필드

▪ 두 비트로 구성되며, 분기의 유형을 지정

▪ 조건 필드의 조건이 만족되면, ADF 필드의 내용을 CAR로 적재

➢그 주소로 분기 (JUMP 혹은 CALL)

▪ RET : 서브루틴으로부터 복귀(SBR에 저장된 내용을 CAR로 적재)

▪ MAP : 사상 방식에 의하여 분기 목적지 주소 결정

[ 컴퓨터구조 ] 4.1-2 제어 유니트의 기능/ 구조

러블리YZ — Mon, 6 Feb 2023 23:04:10 +0900

제어 유니트의 기능

▣ 제어 유니트의 기능
▪ 명령어 코드의 해독
▪ 명령어 실행에 필요한 제어 신호들의 발생

▣ 마이크로명령어(micro-instruction)

▪ 명령어 사이클의 각 주기에서 실행되는 각 마이크로-연산을 지정해주는 2 진 비트들로서, 제어 단어(control word)라고도 함

▣ 마이크로프로그램(microprogram)

▪ 마이크로명령어들의 집합

▣ 루틴(routine)

▪ CPU의 특정 기능을 수행하기 위한 마이크로명령어들의 그룹

▪[예] 인출 사이클 루틴, 실행 사이클 루틴, 인터럽트 사이클 루틴

4.2 제어 유니트의 구조

제어 유니트의 내부 구성도

[참고: CPU 내부 구조]

제어 유니트의 기능

▣ 구성 요소들

▪ 명령어 해독기(instruction decoder)
➢명령어 레지스터(IR)로부터 들어오는 명령어의 연산 코드를 해독하여 해당 연산을 수행하기 위한 루틴의 시작 주소를 결정

▪ 제어 주소 레지스터(control address register: CAR)

➢다음에 실행할 마이크로명령어의 주소를 저장하는 레지스터

➢이 주소는 제어 기억장치의 특정 위치를 지칭

▪ 제어 기억장치(control memory)

➢마이크로명령어들로 이루어진 마이크로프로그램을 저장하는 내부 기억 장치

제어 유니트의 구조

▣ 제어 버퍼 레지스터(control buffer register: CBR)

▪ 제어 기억장치로부터 읽혀진 마이크로명령어 비트들을 일시적으로 저 장하는 레지스터

▣ 서브루틴 레지스터(subroutine register: SBR)

▪ 마이크로프로그램에서 서브루틴이 호출되는 경우에 현재의 CAR 내용 을 일시적으로 저장하는 레지스터

▣ 순서제어 모듈(sequencing module)

▪ 마이크로명령어의 실행 순서를 결정하는 회로들의 집합

CPU의 명령어 세트 설계 및 구현 과정

명령어들의 종류 및 비트 패턴 정의
명령어들의 실행에 필요한 하드웨어 설계
각 명령어를 위한 실행 사이클 루틴 작성(마이크로프로그래밍)
마이크로프로그램 코드들을 제어 기억장치에 저장

제어 기억장치의 내부 구성

▣ 마이크로프로그램 루틴들을 제어 기억장치에 저장한 예

▪ 제어 기억장치 용량 = 128 단어

▪ 전반부 (0 ~ 63번지)

➢공통 루틴들 저장

▪ 후반부 (64 ~ 127번지)
➢각 명령어의 실행 사이클 루틴들 저장

명령어 해독 과정

▣ 명령어 해독

▪명령어의 연산 코드가 지정하는 연산을 위한 실행 사이클 루틴의 시작 주소를 결정하는 동작

▣ 사상(mapping)을 이용한 해독 방법

▪명령어의 연산 코드를 특정 비트 패턴과 조합

▪ [예] 16-비트 길이의 명령어가 4 비트의 연산 코드, 1 비트의 간접 주 소지정(I) 비트 및 11 비트의 주소로 구성된 경우

[ 컴퓨터구조 ] 3.7 부동소수점 산술 연산

러블리YZ — Mon, 6 Feb 2023 22:56:24 +0900

부동소수점 수의 산술 연산

▣ 덧셈과 뺄셈

▪ 지수들이 일치되도록 조정 (alignment) : (더 큰 수 기준)

▪ 가수들 간의 연산(더하기 혹은 빼기) 수행
▪ 결과를 정규화 (normalization)

[참고] 10진 부동소수점 산술의 예

▣ 덧셈과 뺄셈

부동소수점 산술의 파이프라이닝

▣ 연산 과정을 독립적 단계들로 분리 가능

▣ 단계 수만큼의 속도 향상

▣ 대규모의 부동소수점 계산을 처리하는 거의 모든 슈퍼컴퓨 터들에서 채택

[예] 수 배열(number array)들 간의 덧셈

C(I) = A(I) + B(I)

부동소수점 곱셈 / 나눗셈

▣ 2진수 부동소수점 곱셈 과정

1 .가수들을 곱한다

2. 지수들을 더한다

3. 결과값을 정규화

▣ 2진수 부동소수점 나눗셈 과정

1 가수들을 나눈다

2 피제수의 지수에서 제수의 지수를 뺀다

3 결과값을 정규화

부동소수점 연산 과정에서 발생 가능한 문제점

▣ 지수 오버플로우(exponent overflow)

▪ 양의 지수값이 최대 지수값을 초과

➔수가너무커서표현될수없는상태이므로, +∞또는-∞로세트

▣ 지수 언더플로우(exponent underflow)

▪ 음의 지수값이 최대 지수값을 초과
➔수가 너무 작아서 표현될 수 없는 상태이므로, 0으로 세트

▣ 가수 언더플로우(mantissa underflow)

▪가수의 소수점 위치 조정 과정에서 비트들이 가수의 우측 편으로 넘치 는 상태

➔반올림(rounding) 적용

▣ 가수 오버플로우(mantissa overflow)

▪같은 부호를 가진 두 가수들을 덧셈하였을 때 올림수가 발생

➔재조정(realignment) 과정을 통하여 정규화

[ 컴퓨터구조 ]3.6 부동소수점 수의 표현

러블리YZ — Mon, 6 Feb 2023 22:50:58 +0900

부동소수점 수의 표현

▣ 부동소수점 표현(floating-point representation)

▪ 소수점의 위치를 이동시킬 수 있는 수 표현 방법

➢수 표현 범위 확대

▣ 부동소수점 수(floating-point number)의 일반적인 형태

▪N=(-1)S M×BE
▪ 단, S : 수의 부호(sign)

M : 가수(mantissa) – 정수 부분

B : 기수(base) – 10진수에서 10, 2진수에서 2 등

E : 지수(exponent) – 승수

▣ 10진 부동소수점 수(decimal floating-point number)

▪ [예] 274,000,000,000,000 → 2.74 x10^14

0.00000000000274 → 2.74 x10^-12

▣ 2진 부동소수점 수(binary floating-point number)

▪ 기수 B = 2
▪ [예] 11.101 → 0.11101 x 2^2 , 0.00001101 → 0.1101 x 2^-4

▪ 단일-정밀도(single-precision) 부동소수점 수 : 32 비트
▪ 복수-정밀도(double-precision) 부동소수점 수 : 64 비트

단일-정밀도 부동소수점 수 형식의 예

▣ S : 1 비트, E : 8 비트, M : 23 비트

▣ 지수(E) 필드의 비트 수 증가

▪➔표현 가능한 수의 범위 확장

▣ 가수(M) 필드의 비트 수 증가

▪➔정밀도(precision) 증가
▣ 표현 가능한 수 크기의 범위

▪ [비교] 32-비트 고정소수점(fixed-point) 표현 방식의 경우 :
1.0 x 26-31 ~ 1.0 x 2^31 ≈ 2.0 x 10^-9 ~ 2.0 x 10^9

같은 수에 대한 부동소수점 표현

▣ 같은 수에 대한 부동소수점 표현이 여러 가지가 존재

0.1101 × 2^5

11.01 × 2^3

0.001101 × 2^7

▣ 정규화된 표현(Normalized representation)

▪수에 대한 표현을 한 가지로 통일하기 위한 방법 (혼란 방지)

± 0.1bbb...b × 2^E

▪ 위의 예에서 정규화된 표현은 0.1101 × 2^5

부동소수점 표현의 예 (0.1101 × 2^5)

▣ 부호(S) 비트 = 0
▣ 지수(E) = 00000101
▣ 가수(M) = 1101 0000 0000 0000 0000 000

▣ 소수점 아래 첫 번째 비트는 항상 1이므로, 반드시 저장할 필요는 없음(hidden bit)

→ 가수 23 비트를 이용하여 소수점 아래 24 자리 수까지 표현 가능

바이어스된 지수 (biased exponent)

▣ 지수를 바이어스된 수(biased number)로 표현

▣ 사용 목적

▪ 부동소수점 수들 간의 크기 비교가 용이
▪0(혹은 0에 매우 가까운 값)에 대한 표현에서 모든 비트들이 0이 되도록 함으로써, 0-검사(zero-test)가 용이

➔크기 비교 및 0-검사가 정수 경우와 같은 방법으로 가능해짐

8-비트 바이어스된 지수값들(8-bit biased exponents)

부동소수점 수의 표현 범위

32-비트 데이터 형식의 표현 가능한 수의 범위

IEEE 754 표준 부동소수점 수의 형식

▣ 부동소수점 수의 표현 방식의 통일을 위하여 미국전기전자 공학회(IEEE)에서 정의한 표준

▣ 32-비트 단일-정밀도 부동소수점 수의 표현

▪ 가수 : 부호화-크기 표현 사용

▪ 지수 필드 : 바이어스 127 사용

▪ 1.M × 2^E의 형태를 가지며, 소수점 아래의 M 부분만 가수 필드에 저 장 (소수점 왼쪽의 저장되지 않는 1을 hidden bit 라고 부름)

IEEE 754 표준 부동소수점 수의 형식

예외(exception) 경우를 포함한 IEEE 754 표준

IEEE 754-2008에서 추가된 정의

▣ 4배수-정밀도(quadruple-precision: 128-비트) 부동소수점 수의 표현

▪ 가수 : 부호화-크기 표현 사용
▪ 지수 필드 : 바이어스 16383 사용 (범위: -16382 ~ +16383)