YZ ZONE

마이크로 명령어의 형식 ▣ 연산 필드가 두 개이면, 두 개의 마이크로-연산들을 동시에 수행 가능 ▣ 조건(CD) 필드는 분기에 사용될 조건 플래그를 지정 ▣ 분기(BR) 필드는 분기의 종류와 다음에 실행할 마이크로명 령어의 주소를 결정하는 방법을 명시 ▣ 주소 필드(ADF)의 내용은 분기가 발생하는 경우에 목적지 마이크로명령어의 주소로 사용 마이크로연산들에 대한 2진 코드 및 기호 [예] ▣ ‘연산필드 1’에 위치할 마이크로-연산들 ▣ ‘연산필드 2’에 위치할 마이크로-연산들 조건 필드의 코드 지정 ▣ 조건 필드 ▪ 두 비트로 구성되며, 분기의 조건으로 사용 ➢U : 무조건 분기 ➢I : 만약 I = 1이면, 간접 사이클 루틴을 호출 ➢S : 누산기에 저장된 데이터의 부호가 1이면, 분기 ➢Z : 누산기..

제어 유니트의 기능 ▣ 제어 유니트의 기능 ▪ 명령어 코드의 해독 ▪ 명령어 실행에 필요한 제어 신호들의 발생 ▣ 마이크로명령어(micro-instruction) ▪ 명령어 사이클의 각 주기에서 실행되는 각 마이크로-연산을 지정해주는 2 진 비트들로서, 제어 단어(control word)라고도 함 ▣ 마이크로프로그램(microprogram) ▪ 마이크로명령어들의 집합 ▣ 루틴(routine) ▪ CPU의 특정 기능을 수행하기 위한 마이크로명령어들의 그룹 ▪[예] 인출 사이클 루틴, 실행 사이클 루틴, 인터럽트 사이클 루틴 4.2 제어 유니트의 구조 제어 유니트의 내부 구성도 제어 유니트의 기능 ▣ 구성 요소들 ▪ 명령어 해독기(instruction decoder) ➢명령어 레지스터(IR)로부터 들어오는 ..

부동소수점 수의 산술 연산 ▣ 덧셈과 뺄셈 ▪ 지수들이 일치되도록 조정 (alignment) : (더 큰 수 기준) ▪ 가수들 간의 연산(더하기 혹은 빼기) 수행 ▪ 결과를 정규화 (normalization) [참고] 10진 부동소수점 산술의 예 ▣ 덧셈과 뺄셈 부동소수점 산술의 파이프라이닝 ▣ 연산 과정을 독립적 단계들로 분리 가능 ▣ 단계 수만큼의 속도 향상 ▣ 대규모의 부동소수점 계산을 처리하는 거의 모든 슈퍼컴퓨 터들에서 채택 [예] 수 배열(number array)들 간의 덧셈 C(I) = A(I) + B(I) 부동소수점 곱셈 / 나눗셈 ▣ 2진수 부동소수점 곱셈 과정 1 .가수들을 곱한다 2. 지수들을 더한다 3. 결과값을 정규화 ▣ 2진수 부동소수점 나눗셈 과정 1 가수들을 나눈다 2 피제수..

부동소수점 수의 표현 ▣ 부동소수점 표현(floating-point representation) ▪ 소수점의 위치를 이동시킬 수 있는 수 표현 방법 ➢수 표현 범위 확대 ▣ 부동소수점 수(floating-point number)의 일반적인 형태 ▪N=(-1)S M×BE ▪ 단, S : 수의 부호(sign) M : 가수(mantissa) – 정수 부분 B : 기수(base) – 10진수에서 10, 2진수에서 2 등 E : 지수(exponent) – 승수 ▣ 10진 부동소수점 수(decimal floating-point number) ▪ [예] 274,000,000,000,000 → 2.74 x10^14 0.00000000000274 → 2.74 x10^-12 ▣ 2진 부동소수점 수(binary floati..

부호 없는 정수의 곱셈 ▣ 방법 ▪ 각 비트에 대하여 부분 적(partial product) 계산 ▪ 부분 적들을 모두 더하여 최종 결과를 얻음 부호 없는 정수 곱셈기의 하드웨어 구성도 ▣ M 레지스터 ▪ 피승수(multiplicand) 저장 ▣ Q 레지스터 ▪ 승수(multiplier) 저장 ▣ 두 배 길이의 결과값은 A 레지스터와 Q 레지스터에 저장 곱셈이 수행되는 과정에서의 레지스터 내용들 2의 보수들 간의 곱셈 ▣ Booth 알고리즘(Booth's algorithm) 사용 ▣ 하드웨어 구성 ▪부호 없는 정수 승산기의 하드웨어에 다음 부분을 추가 ➢M 레지스터와 병렬 가산기 사이에 보수기(complementer) 추가 ➢Q 레지스터의 우측에 Q-1 이라고 부르는 1-비트 레지스터를 추가하고, 출력을..

[ 덧셈 ] ▣ 2의 보수로 표현된 수들의 덧셈 방법 ▪ 두 수를 더하고, 만약 올림수가 발생하면 버림 병렬 가산기(parallel adder) ▣ 덧셈을 수행하는 하드웨어 모듈 ▣ 비트 수만큼의 전가산기(full-adder)들로 구성 ▣ 덧셈 연산 결과에 따라 해당 조건 플래그들(condition flags) 을 세트 ▪ C 플래그 : 올림수(carry) ▪ S 플래그 : 부호(sign) ▪ Z 플래그 : 0(zero) ▪ V 플래그 : 오버플로우(overflow) 4-비트 병렬 가산기와 상태 비트 제어회로 덧셈 오버플로우 ▣ 덧셈 결과가 그 범위를 초과하여 결과값이 틀리게 되는 상태 ▣ 검출 방법 : 두 올림수(carry)들 간의 exclusive-OR를 이용 [ 뺄셈 ] ▣ 덧셈을 이용하여 수행 (..