일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
- 연결 자료구조
- 단층 퍼셉트론
- 퍼셉트론
- 딥러닝 교차 엔트로피
- 뇌를 자극하는 알고리즘
- DB
- 딥러닝
- 인공지능
- 순차 자료구조
- 노드
- 파이썬 딥러닝
- 자료구조
- 자연어처리
- 리스트
- 편미분
- 엔트로피
- 딥러닝 교차엔트로피
- 확률분포
- 오퍼랜드
- 파라미터
- 자료구조 알고리즘
- 단층퍼셉트론
- 교차 엔트로피
- 선형 리스트
- 파이썬 날코딩으로 알고 짜는 딥러닝
- 컴퓨터구조
- 회귀분석
- lost function
- DBMS
- 신경망
- Today
- Total
목록기억장치 모듈 (2)
YZ ZONE
DDR SDRAM ▣ DDR SDRAM ▪ 기억장치의 액세스 속도는 CPU에 비하여 현저히 낮음 ▪동영상 처리, 음성/영상 압축과 같은 대규모 데이터 처리 응용 증가 ➔주기억장치 병목 현상 심화 ▪ 기억장치 액세스 및 데이터 전송률 향상 기술 개발 ➢SDRAM ➢DDR SDRAM SDRAM ▣ 동기식 DRAM(Synchronous DRAM: SDRAM) ▪ 액세스 동작들이 시스템 클록에 맞추어(동기화 되어) 수행되는 DRAM [예] 읽기 동작 1. CPU는 한 클록 주기 동안에 시스템 버스를 통하여 주소와 읽기 신호 를 기억장치로 보낸 후, 그 결과를 기다리지 않고 내부적으로 다른 연 산을 수행 2. SDRAM은 주소와 읽기 신호를 받은 즉시 읽기 동작을 시작하며, 그 동작이 완료되면 시스템 버스 사용권..
기억장치 모듈의 설계 ▣ 기억장치 모듈이란? ▪기억장치 칩의 데이터 I/O 비트 수가 컴퓨터의 단어 길이보다 적은 경우 ➔여러 개의 칩들을 병렬로 접속하여 기억장치 모듈을 구성 (한 번에 한 단어씩 액세스할 수 있도록 하기 위해...) ▪ 단어의 길이 = N비트, 기억장치 칩의 데이터 I/O 비트 수 = B 라면,➔N/B 개의 칩들을 병렬 접속!! [예] N = 8일 때, 16×4비트 RAM 칩들을 이용한 기억장치 모듈의 설계 ➢방법 : 2개의 RAM 칩들을 병렬 접속 ➢모듈의 용량 : (16×4) × 2개 = 16×8비트 = 16바이트 ➢주소 비트(4개: A3∼A0) : 두 칩들에 공통으로 접속 ➢칩 선택(Chip Select: CS) 신호도 두 칩들에 공통으로 접속 ➢주소 영역 : 0000 ∼ 111..