[ 컴퓨터구조 ] 5.3 반도체 기억장치

RAM (random access memory)

▣ 자기 코어 기억장치

▪  초기 컴퓨터에서 많이 사용됨

▪  미세 전자공학의 발전과 더불어 자키 코어 기억장치가 사라짐

▪  최근에는 거의 모든 컴퓨터시스템에서 주기억장치 소자로서 반도체 기억장치 칩들이 사용되고 있음

 

▣ RAM 특성

▪ RAM = 반도체 기억장치
▪ 임의 액세스 방식
▪ 반도체 집적회로 기억장치(semiconductor IC memory) 

▪ 데이터 읽기와 쓰기가 모두 가능
▪ 휘발성(volatile) : 전원 공급이 중단되면 내용이 지워짐

 

1K x 8비트 RAM 칩과 제어 신호들

 

제조기술에 따른 분류

▣ DRAM (Dynamic RAM)

▪  캐패시터(capacitor)에 전하(charge)를 충전하는 방식으로 데이터를 저장하는 기억 소자들(memory cells)로 구성→집적 밀도가 높다

▪  데이터의 저장 상태를 유지하기 위하여 주기적인 재충전(refresh) 필요

▪  집적 밀도가 더 높으며, 같은 용량의 SRAM 보다 비트당 가격이 더 저렴

▪  용량이 큰 주기억장치로 사용

 

▣ SRAM (Static RAM)

▪ 기억 소자로서 플립-플롭(flip-flop)을 이용 → 집적 밀도가 낮다
▪ 전력이 공급되는 동안에는 재충전 없이도 데이터 계속 유지 가능 

▪ DRAM보다 다소 더 빠르다
▪ 높은 속도가 필요한 캐시 메모리로 사용

 

64-bit RAM의 내부 조직 예[I] : 8 x 8 비트 조직

▣ 8비트로 이루어진 8개의 기억 장소들로 구성

▣ 주소 비트 수 = 3, 데이터 입출력 선의 수 = 8

 

용량에 따른 주소 비트 수

[예] 8Kbit RAM

▪1Kx8비트 조직인 경우, 주소 = 10비트 필요 

[예] 1Mbit RAM

▪128Kx8비트 조직인 경우, 주소 = 17비트 필요 

[예] 1Gbit RAM

▪128Mx8비트 조직인 경우, 주소 = 27비트 필요

 

64-bit RAM의 내부 조직 예[II] : 16 x 4 조직

▣ 4 비트로 이루어진 16 개의 기억 장소들로 구성

▣ 주소 비트 수 = 4, 데이터 입출력 선의 수 = 4

용량에 따른 주소 비트 수

[예] 8Kbit RAM

▪2Kx4비트 조직인 경우, 주소 = 11비트 필요 

[예] 1Mbit RAM

▪256Kx4비트 조직인 경우, 주소 = 18비트 필요

[예] 1Gbit RAM

▪256Mx4비트 조직인 경우, 주소 = 28비트 필요

 

64-bit RAM의 내부 조직 예[III] : 64 x 1 조직

▣ 한 비트 씩 저장하는 64 개의 기억 장소들로 구성

▣6개의주소비트들이필요(26 =64)
▪ 상위 3 비트들은 8개의 행(row)들 중에서 한 개를 선택하고, 

▪ 하위 3 비트들은 8개의 열(column)들 중에서 한 개를 선택

▣ 두 개의 3 × 8 해독기 필요

▣ 데이터 입출력 선의 수 = 1

 

64-bit RAM의 내부 조직 예[III] : 64 x 1 조직

용량에 따른 주소 비트 수

[예] 8Kbit RAM

▪8Kx1비트 조직인 경우, 주소 = 13비트 필요

 [예] 1Mbit RAM

▪1Mx1비트 조직인 경우, 주소 = 20비트 필요 

[예] 1Gbit RAM

▪1Gx1비트 조직인 경우, 주소 = 30비트 필요

 

RAM 내부 조직의 예[IV] : 16M x 4 조직 (64Mbit)

▣ 기억 소자들이 4096 × 4096 × 4비트 형태로 배열 

▪ 4096개의 열과 4096개의 행들로 이루어진 장방형 구조
▪ 각 기억 장소에는 4개의 데이터 비트들을 저장

▣ 기억 장소의 수 = 16M 개
➔전체 24비트의 주소 선들이 필요

❖RAS(Row Address Strobe) 신호와 CAS(Column Address Strobe) 신호 를 이용하여, 칩으로 실제 입력되는 주소 비트(선)의 수는 12개만 되도 록함

 

RAM 내부 조직의 예[IV] : 16M x 4 조직 (64Mbit)

▣ 기억장치 제어기(memory controller)

▪ CPU가 생성한 주소를 행 주소와 열 주소로 나누어 순차적으로 DRAM 으로 전송하고, 그에 맞추어 RAS 및 CAS 신호를 발생시키는 하드웨어 모듈

▣ RAS(Row Address Strobe) 신호

▪행 주소를 가리키는 제어 신호

▣ CAS(Column Address Strobe) 신호

▪열 주소를 가리키는 제어 신호

 

16M x 4비트 (64Mbit) RAM의 내부 조직

DRAM 읽기 동작의 타이밍도

64M(16Mx4) bit DRAM 패키지의 입출력 핀 구성

 

ROM (Read Only Memory)

▣ 영구 저장이 가능한 반도체 기억장치

▣ 읽는 것만 가능하고, 쓰는 것은 불가능

▣ 아래 내용들의 저장에 사용

▪ 시스템 초기화 및 진단 프로그램
▪ 빈번히 사용되는 함수들을 위한 서브루틴들 

▪ 제어 유니트의 마이크로프로그램

ROM의 종류

▣ PROM(Programmable ROM)

▪ 사용자가 한 번은 쓰는 것이 가능한 ROM
▣ EPROM(Erasable Programmable ROM)

▪자외선을이용하여내용을지우는것이가능한PROM. 여러번쓰기가가능

 ▣ EEPROM(Electrically Erasable PROM)

▪ 전기적으로 지울 수 있는 EPROM. 데이터 갱신 횟수 제한(수만 번 정도)

 ▣ 플래시 메모리(flash memory)

▪ NAND형: 페이지(2KB/4KB) 단위 읽기/쓰기 가능, 블록(64/128페이지) 단 위 삭제, [비교: NOR형은 바이트 단위 읽기/쓰기 가능]

▪EEPROM에 비하여 삭제 시간이 더 빠르고, 집적 밀도도 더 높음 

▪ 삭제 횟수 제한(100,000~1,000,000회)
▪ 하드 디스크를 대체하는 SSD(solid-state drive)의 구성요소
▪ 6.3절에서 자세히 설명